「"multi-processor system"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a memory controller and a memory control method for surely controlling the consistency of a cache even at the time of constructing a multi-processor system by using a processor which does not notify information related with cache ejection processing.例文帳に追加

キャッシュ排出処理に関する情報を通知しないプロセッサをもちいてマルチプロセッサシステムを構築した場合であっても確実にキャッシュの整合性制御をおこなうことができるメモリ制御装置およびメモリ制御方法を提供すること。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

To facilitate mounting of many I/O blocks on a multiprocessor system independently from a processor block, in an address snoop method and a multi-processor system, while preventing reduction in upper limit of the performance of the multiprocessor system (increase in latency).例文帳に追加

本発明は、アドレススヌープ方法及びマルチプロセッサシステムに関し、多数のＩ／Ｏブロックをプロセッサブロックから独立させてマルチプロセッサシステムに容易に実装可能とすると共に、マルチプロセッサシステムの性能の上限の低下（レイテンシの増加）を防止可能とすることを目的とする。 - 特許庁

This multi-processor system 10 is provided with a plurality of MPU 12_0 to 12_n operating on a plurality of OS11_0 to 11_n and a memory part 14 having MEM14_0 to 14_n being a plurality of memory spaces respectively assigned to the MPU12_0 to 12_n.例文帳に追加

マルチプロセッサシステム１０は、複数のＯＳ１１_０〜１１_ｎ上でそれぞれ動作する複数のＭＰＵ１２_０〜１２_ｎと、複数のＭＰＵ１２_０〜１２_ｎに対してそれぞれ割り当てられた複数のメモリ空間であるＭＥＭ１４_０〜１４_ｎを有するメモリ部１４とを具備する。 - 特許庁

To reduce the capacity of an instruction memory, and to flexibly assign a program area whose application is required by constituting an instruction memory as a multi-port memory in the constitution of a multi-processor system in which a processor and an instruction memory are mounted one to one.例文帳に追加

プロセッサとインストラクション・メモリを１対１に装備したマルチプロセッサシステムの構成で、インストラクション・メモリをマルチポート・メモリにすることによって、インストラクション・メモリの容量を削減することと共に、アプリケーションの必要とするプログラム領域を柔軟に割り当てることができる。 - 特許庁

To provide an exchange system suitably interconnecting a plurality of kinds of existing communication networks, a multi-processor system of a configuration executing interconnection control and exchange control for the communication networks at a high speed, and a control method of the exchange system by means of a simple configuration and a simple procedure.例文帳に追加

複数種の既存通信網を相互接続するに好適な交換システム、高速に通信網の相互接続制御や交換制御が実行できる構成のマルチプロセッサシステム、交換システムの制御方法を簡単な構成や手順で提供する。 - 特許庁

This multi-processor system is provided with communication register modules 400-402 corresponding to processors 10-12 one to one, and a lock processing test operation is operated to the corresponding communication register modules, and a lock value set operation and an unlock operation are operated through an inter-communication module bus to all the communication modules by executing simultaneous writing control.例文帳に追加

プロセッサ１０〜１２に１対１対応する通信レジスタモジュール４００〜４０２を設け、ロック処理テスト動作は対応する通信レジスタモジュールに対して行ない、ロック値セット動作およびアンロック動作は通信モジュール間バス７００を介して全通信モジュールに同時書き込み制御して行なう。 - 特許庁

In a multi-processor system constituted of cards (#0)1 and (#1)2, a cache status PE(Pseudo-Exclusive) showing such a status that a cache line size write is ready while the data are invalid is newly added to a cache status MESI, and a protocol on the system interface for shifting to this status is decided.例文帳に追加

カード（＃０）１，（＃１）２からなるマルチプロセッサシステムでは、キャッシュステータスＭＥＳＩに、データは無効であるが、キャッシュラインサイズライトはいつでも実施できるという状態を示すキャッシュステータスＰＥ（Ｐｓｅｕｄｏ−Ｅｘｃｌｕｓｉｖｅ）を新たに加え、この状態に遷移させるためのシステムインタフェース上のプロトコルを取り決めている。 - 特許庁

The method and the device are provided, in the multi-processor system including the plurality of processors operatively connected to a main memory 106, and correlated respectively with a local memory; and at least one main processor 102E capable of controlling access to data in the main memory 106 and data in the processors.例文帳に追加

メインメモリ１０６に動作可能に接続されるとともに、それぞれがローカルメモリに関連付けられた複数のプロセッサと、プロセッサによる、メインメモリ１０６内のデータおよびプロセッサ内のデータに対するアクセスを制御可能な少なくとも一つのメインプロセッサ１０２Ｅと、を含むマルチプロセッサシステムにおける方法および装置を提供する。 - 特許庁

To provide a mobile communication switch adopting a multi-processor system comprising a plurality of call processors each accommodating a wireless control area that provides channel switch control by which the load on the switch can be relieved, the accommodated area and the number of wireless speech channels can be extended and the processing load on the switch is not increased even when traffic becomes heavy.例文帳に追加

それぞれが無線制御エリアを収容する呼処理プロセッサが複数備えられたマルチプロセッサ方式の移動通信交換機において、交換機の負荷を軽減して、収容できるエリア、無線通話回線数を拡大し、トラヒックの増大しても、交換機内の処理負荷を増大させることのないチャネル切替制御を提供する。 - 特許庁

To improve the processing speed of a multi-processor system in which a cache memory is shared by a plurality of processors by eliminating any miss hit (inter-processor competition mistake) to be generated due to the replacement of the copy of a block to be accessed by a certain processor with the copy of a block to be accessed by the other processor.例文帳に追加

複数のプロセッサがキャッシュメモリを共有するマルチプロセッサシステムにおいて、或るプロセッサがアクセス対象にしているブロックの写しが、他のプロセッサがアクセス対象にしているブロックの写しで置き換えられることに起因して発生するミスヒット（プロセッサ間の競合ミス）をなくすことにより、マルチプロセッサシステムの処理速度を向上させる。 - 特許庁

This multi-processor system in which a response is changed according to stored information at the time of reading is constituted of plural storage elements which can be read from plural processors in a system LSI, the management table of constitution control processing to be realized on the plural storage elements, and a constitution control processing program in a rising program for changing the object of constitution control by reading the management table.例文帳に追加

読み出し時には格納されている情報に従い応答を変える特徴を有し、システムＬＳＩ内の複数のプロセッサから読み出し可能な複数の記憶素子と、その複数の記憶素子上に実現される構成制御処理の管理テーブルと、この管理テーブルを読み出すことで、構成制御する対象を変える立ち上げプログラム内の構成制御処理プログラム。 - 特許庁

In the multi-processor system, a task having parallelism is automatically extracted from an input program to be processed by a compiler, scheduling to operate a corresponding processor unit efficiently by arranging the task in accordance with the characteristic of each processor unit, and in addition, a code for optimizing an operation frequency and power supply voltage is generated by estimating the throughput of the processor unit.例文帳に追加

マルチプロセッサシステムにおいて、コンパイラにより処理対象となる入力プログラムから自動的に並列性を持つタスクを抽出し、各プロセッサユニットの特性に合わせて当該タスクを配置することで当該プロセッサユニットを効率よく動かすスケジューリングを行い、さらには当該プロセッサユニットの処理量を見積もることで動作周波数や電源電圧を最適化するコードを生成する。 - 特許庁

In the address snoop method for the multi-processor system in which the processor block including a plurality of processors and a plurality of memories is connected to the plurality of I/O blocks via a plurality of address joint devices, when an access request is generated from one optional processor block, the address joint device performs, instead of each I/O block, address snoop processing to determine whether to respond to the access request or not.例文帳に追加

複数のプロセッサと複数のメモリからなるプロセッサブロックが複数個アドレス結合装置を介して複数のＩ／Ｏブロックと接続された構成のマルチプロセッサシステムにおけるアドレススヌープ方法において、任意の１つのプロセッサブロックからアクセスリクエストが発生したときに、前記アクセスリクエストに対して応答するか否かを判断するアドレススヌープ処理を、各Ｉ／Ｏブロックに代わって前記アドレス結合装置において行うように構成する。 - 特許庁