「"multi-processor system"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD AND APPARATUS FOR MANAGING SHARED MEMORY IN MULTI-PROCESSOR SYSTEM例文帳に追加

マルチプロセッサシステムにおける共有メモリの管理のための方法及び装置 - 特許庁

METHOD FOR CHANGING NON-STOP PROGRAM OF MULTI-PROCESSOR SYSTEM AND MULTI-PROCESSOR SYSTEM, AND METHOD FOR CHANGING NON-STOP PROGRAM OF DISK CONTROLLER AND DISK CONTROLLER例文帳に追加

マルチプロセッサシステムの無停止プログラム変更方法およびマルチプロセッサシステムおよびディスク制御装置の無停止プログラム変更方法およびディスク制御装置 - 特許庁

DATA TRANSFER CIRCUIT, MULTI-PROCESSOR SYSTEM USING THE SAME AND DATA TRANSFER METHOD例文帳に追加

データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法 - 特許庁

To provide an asymmetric multi-processor system with a processor abnormality monitoring function.例文帳に追加

プロセッサ異常監視機能を備えた非対称型マルチプロセッサシステムを提供すること。 - 特許庁

MULTI-PROCESSOR SYSTEM, LOAD DISTRIBUTION CONTROL METHOD FOR THE SAME, AND PROGRAM FOR THE SAME SYSTEM例文帳に追加

マルチプロセッサシステム及びそれに用いる負荷分散制御方法並びにそのプログラム - 特許庁

MULTI-PROCESSOR SYSTEM, CONSISTENCY CONTROLLER FOR SAME SYSTEM, AND METHOD FOR CONTROLLING CONSISTENCY例文帳に追加

マルチプロセッサシステム、マルチプロセッサシステムにおける一貫性制御装置及び一貫性制御方法 - 特許庁

The snoop filter maintains the data coherency information for multiple caches in the multi-processor system.例文帳に追加

スヌープフィルタが、マルチプロセッサ・システムのマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持する。 - 特許庁

MULTI-PROCESSOR SYSTEM, PREFETCH REQUEST CONTROL METHOD TO BE USED FOR THE SAME AND ITS PROGRAM例文帳に追加

マルチプロセッサシステム及びそれに用いるプリフェッチリクエスト制御方法並びにそのプログラム - 特許庁

To obtain a method for confirming the operation of a multi-processor system for surely simultaneously displaying the operating status of each processor in a multi-processor system operating in parallel in real time by a simple method.例文帳に追加

リアルタイムで並列に動作しているマルチプロセッサシステム内の各プロセッサの動作状況を、簡易な手法で確実に同時表示するマルチプロセッサシステムの動作確認方法を得る。 - 特許庁

To provide a multi-processor system for reducing the latency of a memory access as a whole system.例文帳に追加

システム全体として、メモリアクセスのレイテンシを小さくすることのできるマルチプロセッサシステムを提供する。 - 特許庁

To provide an improved cache coherence protocol for a large-scale multiple-bus multi-processor system.例文帳に追加

大規模な多重バスマルチプロセッサシステムのための改善されたキャッシュコヒーレンスプロトコルを提供する。 - 特許庁

To provide a method and an apparatus for executing processor tasks on a multi-processor system.例文帳に追加

マルチプロセッサシステム上のプロセッサタスクの実行を目的とする方法および装置を提供する。 - 特許庁

To provide a multi-processor system whose power consumption is lower than a conventional manner even under processing.例文帳に追加

処理をしているときも従来より低消費電力のマルチプロセッサシステムを提供すること。 - 特許庁

An embodiment shown by Figure 1 is the overview configuration diagram of a main storage device sharing type multi-processor system.例文帳に追加

図１に示す実施形態は主記憶装置共有型のマルチプロセッサシステムの概略構成図である。 - 特許庁

The multi-processor system is provided with a plurality of sub-processing units and a main processing unit that can access a shared memory.例文帳に追加

マルチプロセッサシステムは、共有メモリにアクセス可能な複数のサブ処理ユニットと主処理ユニットとを備える。 - 特許庁

To improve the processing efficiency of the entire system by making a multi-processor system adaptable to various kinds of processing.例文帳に追加

マルチプロセッサシステムにおいて、多様な処理に対応可能にし、システム全体の処理効率を向上させる。 - 特許庁

To accelerate a data processing and to simplify a circuit with respect to a multi-processor system equipped with plural processors.例文帳に追加

複数のプロセッサを備えたマルチプロセッサシステムに関し、データ処理の高速化と、回路の簡略化とを図る。 - 特許庁

To provide a safe processor failure processing method in an electronic computer (multi-processor system) in a multi-processing system.例文帳に追加

マルチプロセッシング方式の電子計算機（マルチプロセッサシステム）において、安全なプロセッサ障害処理方法を提供する。 - 特許庁

To provide a multi-processor system for preventing load from being imposed on a processor local bus when a lock is acquired and released.例文帳に追加

ロックの獲得及び解放に際してプロセッサローカルバスに負荷がかからないマルチプロセッサシステムを提供する。 - 特許庁

To provide a multi-processor system which enables each processor to be used effectively and is capable of performing load distribution effectively.例文帳に追加

各プロセッサを効率的に使用可能とし、負荷分散を効率的に行えるマルチプロセッサシステムを提供する。 - 特許庁

To improve the performance of a whole system by improving a data transferring speed between instruction processors in a multi-processor system.例文帳に追加

マルチプロセッサシステムにおいて、命令プロセッサ間でのデータ転送速度を向上させ、システム全体の性能を向上させる。 - 特許庁

The multi-processor system has a processor 10 for performing processing of an operation system and a processor 20 for performing processing of a control system.例文帳に追加

マルチプロセッサシステムは、演算系の処理を行うプロセッサ１０と、制御系の処理を行うプロセッサ２０とを有している。 - 特許庁

To provide a novel configuration of a gateway adopting a multi-processor system to carry out load distribution processing and a processing method in the gateway.例文帳に追加

マルチプロセッサ方式にて負荷分散処理を行うゲートウェイの新規な構成と、そのゲートウェイにおける処理方法を提案する。 - 特許庁

To control duplicate tag of a CPU cache without additional information from a CPU in a multi-processor system in a write back system.例文帳に追加

ライトバック方式のマルチプロセッサシステムにおいて、ＣＰＵからの付加情報なしで、ＣＰＵキャッシュの複製タグ制御を可能にする。 - 特許庁

To provide a multi-processor system for executing sequential processing by transferring command information between a plurality of processors.例文帳に追加

複数のプロセッサ間でコマンド情報を転送することによりシーケンシャル処理を実行することができるマルチプロセッサシステムを提供する。 - 特許庁

This multi-processor system (10) includes a plurality of processing modules, such as an MPU (12), a DSP (14), and a co-processor/DMA channel (16).例文帳に追加

マルチプロセッサ・システム（１０）が、ＭＰＵ（１２）、ＤＳＰ（１４）及びコプロセッサ／ＤＭＡチャンネル（１６）のような複数個の処理モジュールを含む。 - 特許庁

A multi-processor system capable to dynamically change a routing table without stopping the execution of this system, is obtained and it is provided with a redundant path configured by connecting a plurality of processor elements and memory controllers and routers to each other.例文帳に追加

本発明は、システムの実行を停止せずに、動的にルーティングテーブルの変更を行うことができるマルチプロセッサシステムを得る。 - 特許庁

The activity information related with various sub-systems is monitored so that it is possible to compute temperatures at various points in the multi-processor system.例文帳に追加

種々のサブシステムに関連する活動情報を監視することにより、マルチプロセッサ・システム内の種々の点に於ける温度を計算することが出来る。 - 特許庁

The cache memory functions as a shared FIFO memory when used for communication between the processors in a multi-processor system, and data that have been used are deleted automatically.例文帳に追加

このキャッシュメモリをマルチプロセッサシステムにおけるプロセッサ間通信に利用すると、共有ＦＩＦＯとして機能し、使用済データは自動的に削除される。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

To prevent invalidation of a cache line due to entry removal of a snoop filter which maintains data coherency information for multiple caches in a multi-processor system.例文帳に追加

マルチプロセッサ・システムにおけるマルチプル・キャッシュのためのデータ・コヒーレンス情報を保持するスヌープフィルタのエントリ除去によるキャッシュラインのインバリデーションの防止。 - 特許庁

To provide a multi-processor system preventing nonconformity such as breaking both of the backup data of a working processor and the backup data of a spare processor.例文帳に追加

現用系プロセッサのバックアップデータと予備系プロセッサのバックアップデータとが共に壊れるといった不具合を防止することが可能なマルチプロセッサシステムを提供すること。 - 特許庁

The method and apparatus include: translating a software program by page units from a first instruction set architecture (ISA) into a second ISA using one or more processors of a set of the processors of a multi-processor system; and executing the translated software program by using the other dedicated processors of the multi-processor system.例文帳に追加

方法及び装置は、マルチプロセッサシステムのプロセッサのセットのうちの１つ以上のプロセッサを使用して、ソフトウェアプログラムを第１の命令セットアーキテクチャ（ＩＳＡ）から第２のＩＳＡにページ単位で変換し、前記マルチプロセッサシステムその他の専用のプロセッサを使用して前記変換されたソフトウェアプログラムを実行する。 - 特許庁

To prevent the processing of following requests from being put in a standby status by decision processing for deciding whether or not any address matching preceding write request exists in a multi-processor system.例文帳に追加

マルチプロセッサシステムにおいて、アドレス一致先行ライトリクエストが存在するか否かを判定するための判定処理によって、後続のリクエストの処理が待たされないようにする。 - 特許庁

To reduce hardware cost, improve bus and memory use efficiency and reduce power consumption in a multi-processor system having level-one and level-two caches different in line size.例文帳に追加

異なるラインサイズの１次及び２次キャッシュを備えるマルチプロセッサシステムにおいて、ハードウェアコストを低減し、且つバスとメモリの利用効率を向上させ、消費電力を低減する。 - 特許庁

To reduce accumulation of an error by calculating the error of prediction systematically in quickening a processing loop by speculative pipelining in a multi-core or multi-processor system.例文帳に追加

マルチコアまたはマルチプロセッサ・システムにおいて、処理ループを投機的パイプライニングで高速化する際に、予測の誤差をシステム的に計算することによって、誤差の累積を減らすこと。 - 特許庁

To provide a multi-processor system for reducing main storage access frequency, and for reducing the DA access frequency of a request agent, and for reducing the data transfer frequency of a system interface.例文帳に追加

主記憶アクセス頻度の低減とリクエストエージェントのＤＡアクセス頻度の低減とシステムインタフェースのデータ転送頻度の低減とを図ることが可能なマルチプロセッサシステムを提供する。 - 特許庁

The processor may be an element of a multi-processor system that aims to provide a scalable, loosely-coupled architecture for executing programs based on the π calculus.例文帳に追加

このようなプロセッサは、π計算に基づくプログラムを実行するためのスケーラブルで疎結合されたアーキテクチャを提供することを目的とする、マルチプロセッサシステムの要素とすることができる。 - 特許庁

This directory is a divided non-dense directory for a distributed shared memory multi-processor system in which plural nodes are provided, and each node includes plural processors, and each processor has a related cache.例文帳に追加

多数のノードを伴い、各ノードが複数のプロセッサを含み、各プロセッサが関連キャッシュを有する、分散共有メモリ・マルチプロセッサ・システムのための分割疎ディレクトリを提供する。 - 特許庁

To provide a method or the like capable of shortening the execution time and starting time of a test more when a multi-processor system performs a test of a main memory more than when one processor performs the test.例文帳に追加

マルチ・プロセッサ・システムでメイン・メモリのテストを行う場合に、１つのプロセッサが行う場合に比べてテストの実行時間や起動時間を短縮可能な方法等を提供する。 - 特許庁

The processing unit of an intermediate hierarchy in a hierarchical shared bus multi-processor system is provided with a processor having a programmable ability being equal to that of a normal processor, an instruction memory and a data memory.例文帳に追加

階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。 - 特許庁

To provide a multi-processor system allowing a thread requesting operation specification to execute normal processing without generating malfunction even when the thread specifies the operation of a closed processor.例文帳に追加

閉塞しているプロセッサに対してスレッドの動作を指定した場合にも指定要求を行なったスレッドが誤動作を起こさず正常な処理を行えるようにしたマルチプロセッサシステムを提供すること。 - 特許庁

In an environment of a multi-core or a multi-processor system, the processing of each of the loops of a control block is suitably assigned to individual cores or processors as individual threads by a speculative pipelining method.例文帳に追加

マルチコアまたはマルチプロセッサ・システムの環境において、制御ブロックのループの個々の処理が、投機的パイプライニングの技法で、好適には個別のスレッドとして個別のコアまたはプロセッサに割り当てられる。 - 特許庁

To provide a cache coincident control capable of preventing lowering of cache access throughput and increasing of network loads in a computer system for activating a plurality of OSs on a single multi-processor system.例文帳に追加

単一のマルチプロセッサシステム上で複数のＯＳを稼動させる計算機システムにおいて、キャッシュアクセス処理能力の低下、ネットワーク負荷の増加を防ぐことができるキャッシュ一致制御を提供する。 - 特許庁

This multi-processor system is provided with plural instruction processors 11 and 12, and a part of a main storage 14 is defined as a broadcast area, and each processor is respectively provided with broadcast area caches 1103 and 1203 with only the broadcast area as an object.例文帳に追加

複数の命令プロセッサ１１、１２を備え、主記憶１４の一部をブロードキャストエリアと定義し、ブロードキャストエリアのみを対象とするブロードキャストエリアキャッシュ１１０３、１２０３を、各プロセッサに備える。 - 特許庁