「"reference clock"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A multiplication PLL (phase lock loop) 107 multiplies a reference clock to output a result of multiplication.例文帳に追加

逓倍ＰＬＬ１０７は、基準クロックを逓倍して出力する。 - 特許庁

A reference clock creation section 17 obtains, for example, tempo information according to a performance tempo (a set tempo), and generate a reference clock.例文帳に追加

基準クロック生成部１７は、例えば演奏テンポ（設定されたテンポ）に応じたテンポ情報を取得し、基準クロックを生成する。 - 特許庁

The reference clock generated by the PLL is supplied to the decoder 13.例文帳に追加

ＰＬＬが生成した基準クロックがデコーダ１３に供給される。 - 特許庁

A phase comparison circuit 1 compares the clock with a reference clock signal.例文帳に追加

位相比較回路１は、クロックと基準クロック信号を比較する。 - 特許庁

Further, the lock detection circuit may include a reference clock detection circuit for detecting whether a reference clock signal has been detected.例文帳に追加

更に、ロック検出回路は、基準クロック信号が検出されたかどうかを検出するための基準クロック検出回路を含み得る。 - 特許庁

A clock buffer circuit generates a reference clock signal in response to the external clock signal, and a delay monitor circuit delays the reference clock signal.例文帳に追加

クロックバッファ回路は、外部クロック信号に応答して基準クロック信号を発生し、遅延モニタは基準クロック信号を遅延させる。 - 特許庁

To obtain the most suitable driving timing pulse independently of the duty of a reference clock.例文帳に追加

基準クロックのデューティに拘わらず最適な駆動タイミングパルスを得る。 - 特許庁

The reference clock CKg from a reference clock generating circuit 7 is divided by a plurality of dividing circuits FD_1, FD_2,... and divided clocks CK_d1, CK_d2,... are obtained.例文帳に追加

基準クロック発生回路７からの基準クロックＣＫg を複数の分周回路ＦＤ1 ・ＦＤ2 …で分周して、分周クロックＣＫd1・ＣＫd2…を得る。 - 特許庁

Compensation information of a timestamp is generated by comparing the common reference clock information with the reference clock of each data stream by a compensation information generating part 1006.例文帳に追加

補正情報生成部は、共通基準クロック情報と、各データストリームの基準クロックを比較しタイムスタンプの補正情報を生成する。 - 特許庁

A delay device 3 generated a delay clock by delaying a reference clock.例文帳に追加

遅延装置３は、基準クロックを遅延して遅延クロックを生成する。 - 特許庁

Then as a result of comparison, when the phase of the input reference clock is led or lagged by a prescribed range or over, an adjusted reference clock resulting from adjusting the input reference clock is outputted to a phase comparator 20.例文帳に追加

そして、比較の結果、入力基準クロックの位相が所定の範囲以上進んだり遅れたりしていた場合には、入力基準クロックを調整した調整基準クロックを位相比較器２０に出力する。 - 特許庁

In the case of restarting the reference clock with the frequency changed, one of the reference clock and the output of the voltage-controlled oscillator is masked for a prescribed fixed period according to the changed frequency of the reference clock.例文帳に追加

一方、基準クロックの周波数を変更して再開させる場合には、基準クロックの変更後の周波数に応じて、基準クロックまたは電圧制御発振器の出力の一方を所定の一定時間マスクする。 - 特許庁

A timing calculation section 18 obtains performance information from a performance information acquiring section 12, and obtains the reference clock from the reference clock generation section 17.例文帳に追加

タイミング計算部１８は、演奏情報取得部１２から演奏情報を取得し、基準クロック生成部１７から基準クロックを取得する。 - 特許庁

A PLL circuit 21 generates a reference clock which is put in phase with and equalized in frequency to a PCI clock, a reference signal generated by shifting the phase of the reference clock, and a double clock having a frequency twice as high as that of the reference clock.例文帳に追加

ＰＬＬ回路２１は、ＰＣＩクロックに位相および周波数を一致させた基準クロックと、基準クロックの位相をずらせた基準信号と、基準クロックの２倍の周波数を有する２逓倍クロックを発生する。 - 特許庁

A reference clock adjustment circuit 10 compares a phase of a feedback clock subjected to 1/M frequency division with the input reference clock so that the phase of the clock generated by a VCO 50 is the same as the phase of the input reference clock.例文帳に追加

基準クロック調整回路１０は、ＶＣＯ５０が生成したクロックを入力基準クロックと同位相になるように１／Ｍで分周したフィードバッククロックと入力基準クロックとの位相を比較する。 - 特許庁

This magnetic reproducing device is provided with a counter reset based on a reference clock F and self-reset at least once in the period of the reference clock.例文帳に追加

磁気再生装置は、基準クロックＦによってリセットされ、その基準クロック間に少なくとも１回は自己リセットされるカウンタを備える。 - 特許庁

A reference clock signal is output from a single reference clock oscillation source 15, and a divided clock signal dividing the reference clock signal by mutually different dividing ratio is supplied to each drive circuit 10, 11, 12, 19 as the control clock signal.例文帳に追加

１つの基準クロック発振源15から出力される基準クロック信号を互いに異なる分周比で分周した分周クロック信号が、各駆動回路10、11、12、19に制御クロック信号として供給される。 - 特許庁

Then a timing correcting circuit 104 generates the 2nd reference clock by using the error signal and 1st reference clock.例文帳に追加

そして、タイミング補正回路１０４にて、上記誤差情報と第１の基準クロックを用いて、第２の基準クロックを生成するようにしたものである。 - 特許庁

Furthermore, a reference clock 7 for transmitting a reference clock signal for detecting time is connected to the first and the second clock counters 4, 5.例文帳に追加

さらに、第１及び第２のクロックカウンター４、５には時間検出用の基準クロック信号を発信する基準クロック７が接続されている。 - 特許庁

REFERENCE CLOCK SUPPLYING DEVICE AND TERMINAL EQUIPMENT FOR MOBILE OBJECT USING THE SAME例文帳に追加

基準クロック供給装置及びそれを用いた移動体端末装置 - 特許庁

To provide a frequency correction method for a reference clock, capable of suppressing increase of cost, and generating the reference clock of always stabilized frequency.例文帳に追加

コストアップを抑制し、常に安定した周波数の基準クロックを生成することができる基準クロックの周波数補正方法を提供する。 - 特許庁

To enhance the responsibility of a reproduced clock with respect to a reference clock.例文帳に追加

基準クロックに対する再生クロックの追従性を向上させる。 - 特許庁

The harmonic lock detector compares the positive edge of a reference clock with the positive edges of the plurality of delayed clocks delayed from the reference clock, and detects whether or not the positive edges deviate from one cycle of the reference clock.例文帳に追加

ハーモニックロック検出器では基準クロックと基準クロックから遅延された複数個の遅延クロックの立ち上がりエッジを比較してこれらの立ち上がりエッジが基準クロックの１周期から離れた場合を検出する。 - 特許庁

COMMUNICATION SYSTEM, BASE STATION DEVICE, REFERENCE CLOCK GENERATION CIRCUIT, AND SYNCHRONIZATION METHOD例文帳に追加

通信システム、基地局装置、基準クロック生成回路および同期方法 - 特許庁

This multiplier circuit 144 converts a bit clock to a decoder reference clock.例文帳に追加

この逓倍回路１４４は、ビットクロックをデコーダ基準クロックに変換する。 - 特許庁

A bus reference clock with 24.576 MHz for the 1394 serial bus 12, 18 is synchronized with an ATM reference clock of 8 kHz of the ATM network 15.例文帳に追加

１３９４シリアルバス１２と１３９４シリアルバス１８の２４．５７６MHzのバスリファレンスクロックは、ATMネットワーク１５の８KHzのATMリファレンスクロックに同期される。 - 特許庁

A system reference clock (SCR) is calculated from a transport clock (410).例文帳に追加

システムリファレンスクロック（ＳＣＲ）がトランスポートクロックから計算される（４１０）。 - 特許庁

To enable regeneration of a station-side reference clock at the terminal side.例文帳に追加

局側装置の基準クロックを端末側装置において再生可能にする。 - 特許庁

A ring oscillator oscillates a shift clock with the same cycle as that of the reference clock.例文帳に追加

リング発振器は、基準クロックと同一周期のシフトクロックを発振する。 - 特許庁

The sampling clock of N combinations of delay times to a reference clock is generated.例文帳に追加

基準クロックに対してNとおりの遅延時間のサンプリングクロックを発生する。 - 特許庁

The PLL circuit 20 controls the frequency of a clock to be used for radio communication processing, based on the reference clock acquired by the reference clock acquiring portion 18.例文帳に追加

ＰＬＬ回路２０は、基準クロック取得部１８で取得した基準のクロックをもとに、無線通信処理に用いられるべきクロックの周波数を制御する。 - 特許庁

To provide a reference clock control apparatus that conducts automatic control of a reference clock with a simple hardware configuration without burdening a central processing unit.例文帳に追加

簡単なハードウエア構成で基準クロックの自動制御を中央演算装置に負担をかけることなく行う基準クロック制御装置を提供する。 - 特許庁

A counter circuit 14 counts a pulse PCLK from a ring oscillator 13 in one cycle of a reference clock SCLK from a reference clock generating circuit 11.例文帳に追加

カウンタ回路１４は、基準クロック発生回路１１からの基準クロックＳＣＬＫの１周期内において、リングオシレータ１３からのパルスＲＣＬＫをカウントする。 - 特許庁

METHOD OF CHANGING REFERENCE CLOCK FREQUENCY AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

基準クロック周波数の変更方法および半導体集積回路装置 - 特許庁

A reference clock is input in a posterior border matching part and a phase control part.例文帳に追加

基準クロックが、後縁合わせ部および位相制御部に入力される。 - 特許庁

An image decoder 5 decodes an encoded image signal VC with the reference clock ϕD.例文帳に追加

画像デコーダ５は、基準クロックφ_Dで符号化画像信号Ｖ_Cを復号する。 - 特許庁

The table builder retains unaltered the program reference clock in the data packets.例文帳に追加

テーブルビルダーはデータパケット内の番組参照クロックを変更せずに維持する。 - 特許庁

REFERENCE CLOCK GENERATION CIRCUIT, POWER SUPPLY CIRCUIT, DRIVING CIRCUIT AND ELECTROOPTICAL DEVICE例文帳に追加

基準クロック生成回路、電源回路、駆動回路及び電気光学装置 - 特許庁

A comparator 10 compares the reproducing clock information with a reference clock generated by a reference clock generator 11 to output the result to the memory control circuit 7.例文帳に追加

比較器１０は、再生クロック情報と、基準クロック発生器１１が発生する基準クロックトとを比較し、その結果を、メモリ制御回路７へ出力する。 - 特許庁

The delayed clock signal and the reference clock signal are inputted to a mirror control circuit, and one of delayed clock signals synchronized with the reference clock signal is detected.例文帳に追加

ミラー制御回路は遅延クロック信号と基準クロック信号が入力され、基準クロック信号と同期する遅延クロック信号のうち一つを検出する。 - 特許庁

A reference clock and a high speed clock with higher frequency are given from outside.例文帳に追加

外部より、基準クロックと、より周波数の高い高速クロックを与える。 - 特許庁

An image decoder 5 decodes a coded image signal V_C using the reference clock ψ_D.例文帳に追加

画像デコーダ５は、基準クロックφ_Dで符号化画像信号Ｖ_Cを復号する。 - 特許庁

To provide a signal generator in which a configuration for putting an operation into practice when a reference clock signal is stopped independent of frequencies of the reference clock signal.例文帳に追加

基準クロック信号が途絶えた場合の動作を実現する構成が、その基準クロック信号の周波数に依存しない信号発生装置を提供する。 - 特許庁

The RF circuit 23 transmits/receives a signal by radio to/from an external unit, based on the first reference clock signal, and delivers a second reference clock signal, corresponding to the first reference clock signal, to a base band circuit 25.例文帳に追加

ＲＦ回路２３は、第１基準クロック信号に基づいて外部装置との間で無線により信号送受信を行うとともに、第１基準クロック信号に対応する第２基準クロック信号をベースバンド回路２５に出力する。 - 特許庁

To reduce a clock skew occupied in a clock cycle at the time of signal transfer performed between an increasing clock distribution area in which a reference clock synchronization operates by an n-times increased clock and a reference clock distribution area in which synchronization operates by the reference clock.例文帳に追加

基準クロックがｎ逓倍された逓倍クロックで同期動作する逓倍クロック分配エリアと基準クロックで同期動作する基準クロック分配エリアとの間で行われる信号の転送時のクロックサイクルにしめるクロックスキューを低減する。 - 特許庁