「圧電半導体」に関連した英語例文の一覧と使い方(6ページ目)

ｐｎ接合を有する禁制帯の異なる各半導体層が絶縁膜を介して積層される複数の半導体層（第一の半導体層１、第二の半導体層３、第三の半導体層５）は、出力先の昇圧型電源装置の昇圧回路を起動可能な光起電圧を出力する広禁制帯幅の半導体層である起動可能半導体層（第三の半導体層５）を有する。例文帳に追加

A plurality of semiconductor layers (a first semiconductor layer 1, a second semiconductor layer 3, a third semiconductor layer 5) where each semiconductor layer of different forbidden band with a pn junction have an activatable semiconductor layer (the third semiconductor layer 5) which is a semiconductor layer of wide forbidden band width outputting a photovoltaic voltage that can activate the boost circuit in a boost type power supply device at the output destination. - 特許庁

半導体チップの実装方法及び半導体搭載用配線基板において、高温、高圧力を半導体実装部に負荷しても、半導体直下と配線パタ−ンが電気的に短絡することのない、半導体チップの実装方法及び半導体搭載用配線基板を提供する。例文帳に追加

To provide a semiconductor chip mounting method and a semiconductor mounting wiring board in which electrical short between a part directly under a semiconductor and a wiring pattern is prevented even when a high temperature and a high pressure are applied to a semiconductor mounting part in the semiconductor chip mounting method and the semiconductor mounting wiring board. - 特許庁

半導体層間の接続は、第１の半導体層および第５の半導体層は、第１の基準電圧に接続され、第２の半導体層および第４の半導体層は、第２の基準電圧に接続され、第３の半導体層は、第２の電源電圧に接続され、第６の半導体層は、第１の電源電圧に接続されている。例文帳に追加

In connection among the semiconductor layers, the first and fifth semiconductor layers are connected with a first reference voltage, the second and fourth semiconductor layers are connected with a second reference voltage, the third semiconductor layer is connected with a second supply voltage, and the sixth semiconductor layer is connected with a first supply voltage. - 特許庁

例文

窒化物半導体レーザに用いられる窒化物半導体発光素子において、窒化物半導体レーザの動作電圧を低減し、しきい値電圧の上昇を防ぐことができる窒化物半導体発光素子を提供することを目的とする。例文帳に追加

To provide a nitride semiconductor light emitting element which allows operating voltage of nitride semiconductor laser to be reduced and the rise of threshold voltage to be prevented, in a nitride semiconductor light emitting element used for nitride semiconductor laser. - 特許庁

例文

光半導体素子１は、半導体基板ＳＢ上に半導体多層膜Ｌ１１、分離層ＳＰ、及び半導体多層膜Ｌ１２が順に積層されており、半導体多層膜Ｌ１１に形成された静電耐圧素子１０と、半導体多層膜Ｌ１１の上方に位置する半導体多層膜Ｌ１２に形成された面発光型半導体レーザ２０とを含んで構成される。例文帳に追加

An optical semiconductor element 1 comprising a semiconductor multilayer film L11, a separation layer SP, and a semiconductor multilayer film L12 formed sequentially on a semiconductor substrate SB, further includes an electrostatic breakdown voltage element 10 formed on the semiconductor multilayer film L11, and a surface emission semiconductor laser 20 formed on the semiconductor multilayer film L12 located above the semiconductor multilayer film L11. - 特許庁

電圧制御回路及び電圧制御回路を有する半導体集積回路例文帳に追加

VOLTAGE CONTROL CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT HAVING VOLTAGE CONTROL CIRCUIT - 特許庁

定電圧回路及びその定電圧回路を有する半導体装置例文帳に追加

CONSTANT VOLTAGE CIRCUIT AND SEMICONDUCTOR DEVICE HAVING THE SAME CIRCUIT - 特許庁

半導体装置の電圧検出回路及び電圧ブースティング回路例文帳に追加

VOLTAGE DETECTING CIRCUIT AND VOLTAGE BOOSTING CIRCUIT FOR SEMICONDUCTOR DEVICE - 特許庁

高電圧半導体スイッチ装置および高電圧発生装置例文帳に追加

HIGH VOLTAGE SEMICONDUCTOR SWITCH DEVICE AND HIGH VOLTAGE GENERATING APPARATUS - 特許庁

電圧発生回路、半導体装置及び電圧発生回路の制御方法例文帳に追加

VOLTAGE GENERATING CIRCUIT, SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING VOLTAGE GENERATING CIRCUIT - 特許庁

電圧駆動回路、電圧駆動装置および半導体デバイス試験装置例文帳に追加

VOLTAGE DRIVING CIRCUIT, VOLTAGE DRIVER AND SEMICONDUCTOR DEVICE TEST DEVICE - 特許庁

電圧監視回路および該電圧監視回路を内蔵した半導体装置例文帳に追加

VOLTAGE MONITORING CIRCUIT AND SEMICONDUCTOR DEVICE EMBEDDED WITH VOLTAGE MONITORING CIRCUIT - 特許庁

低電圧デバイス保護付き高電圧複合半導体デバイス例文帳に追加

HIGH VOLTAGE COMPOSITE SEMICONDUCTOR DEVICE WITH PROTECTION FOR LOW VOLTAGE DEVICE - 特許庁

半導体メモリ装置の電圧発生回路及び使用電圧供給方法例文帳に追加

VOLTAGE GENERATION CIRCUIT AND USE VOLTAGE SUPPLY METHOD FOR SEMICONDUCTOR MEMORY DEVICE - 特許庁

定電圧回路及び当該定電圧回路を具備する半導体装置例文帳に追加

CONSTANT-VOLTAGE CIRCUIT AND SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME - 特許庁

可変内部電圧発生器、半導体メモリ装置及び電圧発生方法例文帳に追加

VARIABLE INTERNAL VOLTAGE GENERATOR, SEMICONDUCTOR MEMORY DEVICE, AND VOLTAGE GENERATING METHOD - 特許庁

半導体素子の内部電圧生成回路及び内部電圧生成方法例文帳に追加

CIRCUIT AND METHOD FOR GENERATING INTERNAL VOLTAGE OF SEMICONDUCTOR DEVICE - 特許庁

半導体試験装置の印加電圧制御方法及び印加電圧制御装置例文帳に追加

METHOD AND APPARATUS FOR CONTROLLING APPLIED VOLTAGE OF SEMICONDUCTOR TESTER - 特許庁

電圧発生器及びこの電圧発生器を用いた半導体記憶装置例文帳に追加

VOLTAGE GENERATOR AND SEMICONDUCTOR MEMORY USING THE VOLTAGE GENERATOR - 特許庁

電圧駆動型半導体素子の電圧ばらつき抑制方式例文帳に追加

METHOD FOR SUPPRESSING VARIATIONS IN VOLTAGE OF VOLTAGE DRIVEN SEMICONDUCTOR DEVICE - 特許庁

ゲート電圧の動作電圧範囲が大きい半導体装置を提供する。例文帳に追加

To provide a semiconductor device wherein a gate voltage has a wide range of operating voltage. - 特許庁

高耐電圧で低オン電圧の高信頼性半導体装置を実現する。例文帳に追加

To realize a highly reliable semiconductor device with a high withstand voltage and a low on-voltage. - 特許庁

半導体装置への動作電圧供給装置及び動作電圧供給方法例文帳に追加

APPARATUS AND METHOD FOR SUPPLYING SEMICONDUCTOR DEVICE WITH OPERATING VOLTAGE - 特許庁

降伏電圧の低電圧化を図ることができる半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of reducing a breakdown voltage. - 特許庁

半導体検出器アレイ３０の各半導体セルはＣｄＴｅ系半導体で構成され、半導体セルに電圧を印加するための電極がガンマ線の入射方向に対して平行または垂直に配置される。例文帳に追加

The semiconductor cells of the semiconductor detector array 30 are made of a CdTe semiconductor, and an electrode for applying a voltage to the semiconductor cells is arranged in parallel with or perpendicularly to the incidence direction of γ-rays. - 特許庁

電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置例文帳に追加

VOLTAGE CLAMPING CIRCUIT, SEMICONDUCTOR DEVICE USING IT, OVERCURRENT PROTECTION CIRCUIT, VOLTAGE MEASUREMENT PROBE, VOLTAGE MEASUREMENT INSTRUMENT, AND SEMICONDUCTOR EVALUATION DEVICE - 特許庁

半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置例文帳に追加

GENERATING CIRCUIT FOR BOOSTING VOLTAGE OF SEMICONDUCTOR MEMORY, GENERATING METHOD FOR BOOSTING VOLTAGE, AND SEMICONDUCTOR MEMORY - 特許庁

電子装置、電子装置の電源電圧制御方法、半導体装置、半導体装置の電源電圧制御方法例文帳に追加

ELECTRONIC DEVICE, POWER SUPPLY VOLTAGE CONTROL METHOD OF ELECTRONIC DEVICE, SEMICONDUCTOR DEVICE, POWER SUPPLY VOLTAGE CONTROL METHOD OF SEMICONDUCTOR DEVICE - 特許庁

パワー半導体におけるサージ電圧の上昇を抑制しつつパワー半導体のスイッチングロスを低減することが可能であり、かつパワー半導体装置を小型化することが可能なパワー半導体の駆動回路を提供する。例文帳に追加

To provide a drive circuit of a power semiconductor which achieves reduction in switching loss of the power semiconductor while suppressing an increase in surge voltage in the power semiconductor and achieves miniaturization of the power semiconductor device. - 特許庁

電圧駆動型半導体素子を含む半導体装置において、どのような特性の半導体素子に対しても特に調整することなく最適な駆動を実現することができる半導体装置を提供すること。例文帳に追加

To provide a semiconductor device that includes a voltage driven type semiconductor element, in which a semiconductor element having whichever characteristics can be driven optimally without having to make adjustments in particular. - 特許庁

半導体の吸収端波長より長波長の光を半導体に照射する機構と、該光の調節機構とを設置することで、半導体の閾値電圧変化を補償又は抑制することが可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device which is equipped with a mechanism for irradiating the semiconductor with light having a wavelength longer than an absorption edge wavelength of the semiconductor and a mechanism for adjusting the light to compensate or restrain variations in the threshold voltage of the semiconductor. - 特許庁

より具体的には、第１の半導体素子と第２の半導体素子は直列に接続され、第１の半導体素子に印加される電圧をほぼ一定に保つように、第２の半導体素子を制御する。例文帳に追加

More specifically, the first semiconductor element and the second semiconductor element are connected in series with each other and the second semiconductor element is controlled so that a voltage applied to the first semiconductor element is held substantially constant. - 特許庁

光半導体素子にバイアス電圧を印加でき，且つ半導体層に発生したフォトキャリアを効率よく光半導体素子外部に逃がすことのできる半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of impressing a bias voltage to an optical semiconductor element, and capable of efficiently releasing a photocarrier generated in a semiconductor layer to the outside part of the optical semiconductor element. - 特許庁

個々の半導体装置にそれぞれ適切な試験電圧を供給できるようにした半導体装置の試験方法及び半導体装置の試験システム、半導体装置を提供する。例文帳に追加

To provide a test method of a semiconductor device, a test system therefor, capable of supplying each proper test voltage to each semiconductor device respectively, and to provide the semiconductor device. - 特許庁

ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。例文帳に追加

While a flat band voltage for flattening both energy bands is applied between the n-type semiconductor layer and p-type semiconductor, the forbidden band of the n-type semiconductor layer and forbidden band of the p-type semiconductor layer are partially overlapped. - 特許庁

半導体チップを互いに接続する共通配線を備えた半導体ウェハの製造コストが増大するという課題を解決する半導体ウェハおよび半導体ウェハにおける電圧供給方法を提供する。例文帳に追加

To provide a semiconductor wafer that solves the problem that the semiconductor wafer having common wiring for connecting semiconductor chips to each other increases in manufacturing cost, and a voltage supply method of the semiconductor wafer. - 特許庁

半導体モジュール等の半導体素子を間に熱伝導性電気絶縁シートを挟んで冷却体に取り付けた半導体装置における半導体素子の設置スペースを小さくし、かつ絶縁耐圧性能を向上させる。例文帳に追加

To reduce the installation space of a semiconductor element in a semiconductor device for sandwiching a heat-conducting electrical insulating sheet with a semiconductor element, such as a semiconductor module, inbetween for mounting to a cooling body, and to improve insulation breakdown voltage performance. - 特許庁

被測定対象物である半導体表面を走査型トンネル顕微鏡(STM)で観察する際に、探針を基準として半導体に正の電圧を印加して得られた半導体表面のSTM像と、探針を基準として半導体に負の電圧を印加して得られた半導体表面のSTM像とを比較することにより、半導体中の不純物原子を検出することを特徴とする半導体不純物原子検出方法である。例文帳に追加