「7 second delay」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A frame delaying device 7 receives input of the image data R2, G2, B2 from the second multiplier 5, and produces output of the image data R2, G2, B2 with one frame period delay.例文帳に追加

フレーム遅延器７は、第２乗算器５から画像データＲ２，Ｇ２，Ｂ２を入力し、画像データＲ２，Ｇ２，Ｂ２を１フレームの時間だけ遅延して出力する。 - 特許庁

Further, by adding a second line memory 7 to a first line memory 1 for phase control, an arbitrary fixed delay is realized on the bases of reference clock signal not exceeding 1 (H).例文帳に追加

また、位相調整用の第一のラインメモリ１のほかに第二のラインメモリ７を追加し、１（Ｈ）以下の基準クロック信号単位の任意の固定遅延を実現する。 - 特許庁

When a power is supplied, a control circuit 12 reads the first divided voltage V1, the second divided voltage V2 and the delay time prestored in an EEPROM 10, and sets them in the voltage dividing circuit 1 and the delay circuit 7.例文帳に追加

制御回路１２は、電源の投入時に、ＥＥＰＲＯＭ１０に予め記憶されている第１分圧電圧Ｖ１、第２分圧電圧Ｖ２、遅延時間を読み出し、これらを分圧回路１と遅延回路７にそれぞれ設定する。 - 特許庁

Furthermore, the apparatus includes a filter circuit 7 which outputs a filter output signal for a first delay time when the overcurrent is detected by a first overcurrent detecting means, and outputs the filter output signal for a second delay time shorter than the first delay time when the overcurrent is detected by a second overcurrent detecting means.例文帳に追加

更に、第１の過電流検出手段で過電流が検出されたときには、第１の遅延時間でフィルタ出力信号を出力し、第２の過電流検出手段で過電流が検出されたときには、第１の遅延時間よりも短い第２の遅延時間でフィルタ出力信号を出力するフィルタ回路７を備える。 - 特許庁

The time delay is generated by a time delay generation member 7 by cooperative operations of a first energizing member 71 for energizing the first movable body 5 to be engaged toward the stopper 3 side (arrowed direction H1) and a second energizing member 73 for energizing the second movable body 6 toward the stopper 3 side (arrowed direction H3).例文帳に追加

時間遅れは、第１可動体５をストッパー３側（矢印Ｈ１方向）に係合するように付勢する第１付勢部材７１と、第２可動体６をストッパー３側（矢印Ｈ３方向）に係合するように付勢する第２付勢部材７２とが連携して時間遅れ生成部材７によって生成される。 - 特許庁

A first EXOR circuit 7 performs an EXCLUSIVE-OR operation between output of the delay circuit and output of the S-FF, and a second EXOR 8 performs an EXCLUSIVE-OR operation between output of the S-FF and output of the second M-FF.例文帳に追加

第１のＥＸＯＲ回路７は遅延回路の出力とＳ−ＦＦの出力の排他的論理和演算を行ない、第２のＥＸＯＲ８はＳ−ＦＦの出力と第２のＭ−ＦＦの出力の排他的論理和演算を行なう。 - 特許庁

A first AND gate 7 ANDs the input data signal and the inverting output, and a second AND gate 8 ANDs the noninverting output and the output f of the delay circuit 10.例文帳に追加

第１のＡＮＤゲート７は入力データ信号と逆相出力との論理積演算を行い、第２のＡＮＤゲート８は正相出力と遅延回路１０の出力ｆとの論理積演算を行う。 - 特許庁

Since the center of output range of a comparator (input range of second and third inverters 7 and 8) becomes the threshold voltage of the inverter, delay time can be shortened by contracting the input range of both inverters 7 and 8 precisely resulting in high speed operation.例文帳に追加

これにより、コンパレータの出力範囲（第２のインバータ７，第３のインバータ８の入力範囲）の中心がインバータのスレッショルド電圧になるため、両インバータ７，８の入力範囲を精度よく縮めることにより、遅延時間を短縮でき高速に動作することができる。 - 特許庁

A signal from a NAND output terminal 7 of an AND circuit 3 in a first stage is divided into two and provides k (k is an integer ≥1) periods of the clock signal of the delay difference between the divided outputs by delay elements 26, 27 for connecting to input terminals 21, 22 of an AND circuit 25 in a second stage.例文帳に追加

１段目の論理積回路３の否定論理積出力端子７の信号を２分岐して該２分岐された出力間に遅延素子２６，２７によりクロック信号のｋ周期（ｋは１以上の整数）分の遅延差を与えて２段目の論理積回路２５の入力端子２１，２２に接続する。 - 特許庁

When the photodiode PD having a fast response is used, an ASW control signal Sa is asserted just when the voltage Vpd of a variable resistor 7 reaches a second reference voltage Vr2 smaller than a first reference voltage Vr1 without waiting for the delay time of a delay circuit 10 by a selector circuit 13, an analog switch 3 is turned on to start the APC operation.例文帳に追加

応答の速いフォトダイオードＰＤを使用した場合は、選択回路１３によって、遅延回路１０の遅延時間を待つことなく、可変抵抗７の電圧Ｖｐｄが第１基準電圧Ｖｒ１よりも小さい第２基準電圧Ｖｒ２に達した時点でＡＳＷ制御信号Ｓａをアサートしてアナログスイッチ３をオンさせてＡＰＣ動作を開始するようにした。 - 特許庁

When the photodiode PD having a fast response is used, an ASW control signal Sa is asserted at the point of time when the voltage Vpd of a variable resistor 7 reaches a second reference voltage Vr2 smaller than a first reference voltage Vr1 without waiting for the delay time of a delay circuit 10 by a selector circuit 13, an analog switch 3 is turned on, and the APC operation is started.例文帳に追加

応答の速いフォトダイオードＰＤを使用した場合は、選択回路１３によって、遅延回路１０の遅延時間を待つことなく、可変抵抗７の電圧Ｖｐｄが第１基準電圧Ｖｒ１よりも小さい第２基準電圧Ｖｒ２に達した時点でＡＳＷ制御信号Ｓａをアサートしてアナログスイッチ３をオンさせてＡＰＣ動作を開始するようにした。 - 特許庁

A control means 7 generates a first FFT section enable signal EN1 and a second FFT section enable signal EN2 on the basis of delay profile information DPI and controls window function generating means 81a and 81-2 for generating window functions fil1 and fil2.例文帳に追加

制御手段７は遅延プロファイル情報ＤＰＩに基づき第１ＦＦＴ区間イネーブル信号ＥＮ１及び第２ＦＦＴ区間イネーブル信号ＥＮ２を生成するとともに、窓関数ｆｉｌ１及びｆｉｌ２を生成する窓関数生成手段８１ａ及び８１−２を制御する。 - 特許庁

A pressure control section 18a gives an opening command to the first pressure control valve 7 and the second pressure control valve 8 based on a value obtained by giving a predetermined delay to a pressure value corresponding to the mixed fuel burning ratio computed by the mixed fuel burning ratio computing section 11, and on a pressure value of mixed gas in a fuel supply line 19.例文帳に追加

圧力調節部１８ａは、混焼率演算部１１で算出された混焼率に対応した圧力値に対して所定の遅延を与えた値と、燃料供給路１９における混合ガスの圧力値とに基づいて、第１の圧力調節弁７および第２の圧力調節弁８に開度指令を行う。 - 特許庁

The second reception system gives specific delays to the signal data of each antenna element at a delay section 6, and the optimum weight selected by the optimum weight selection means 10 is multiplied at a multiplication section 7, combines the multiplication output at a combining section 8, and performs demodulation for outputting demodulation data Do.例文帳に追加

第２の受信系は、各アンテナ素子の信号データに所定の遅延を遅延部６で与えた後、最適ウェイト選択手段１０によって選択された最適ウェイトを乗算部７でそれぞれ乗算し、これら乗算出力を合成部８で合成した後、復調部９で復調して復調データＤｏを出力する。 - 特許庁

The delay time control part 7 is configured so that rise or fall of input signals inputted to gates of first and second N-channel MOS transistors 4 and 5 of the level shift part 8 and the gate of a third N-channel MOS transistor 6 of the CMOS output part 12 may be delayed to input signals IN.例文帳に追加

遅延時間制御部７は、レベルシフト部８の第１、第２のＮチャンネルＭＯＳトランジスタ４、５のゲートと、ＣＭＯＳ出力部１２の第３のＮチャンネルＭＯＳトランジスタ６ゲートとに入力する入力信号の立ち上がり又は立ち下りを入力信号ＩＮに対して遅延するように構成されている。 - 特許庁

At that time, when the exhaust gas purification device (7) cannot convert or only partially convert at least one of exhaust gas components, especially nitrogen oxides, existing in the exhaust gas due to a loading condition thereof, the content of the nitrogen oxide in the exhaust gas is reduced by at least temporary operation of the internal combustion engine at a second ignition angle of a delay angle.例文帳に追加

その際、排気ガス浄化装置（７）がその負荷状態の故に排気ガス中に存在している排気ガス成分のうちの少なくとも一つ、とりわけ窒素酸化物を変換できないか或いは部分的にしか変換できないときに、排気ガス中の窒素酸化物含有量が、第二の、遅角の点火角度による内燃機関の少なくとも一時的な運転によって低減される。 - 特許庁