「Access control word」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A circuit receives clock signals, a data word having information about reading or writing access from/to the circuit and outputted from a control device, and an interrupt permission signal being a predetermined value in process of transmission of the data word.例文帳に追加

回路は、クロック信号と、回路への読み出しまたは書き込みアクセスについての情報を有する、制御装置から出力されるデータワードと、データワードの伝送中は所定の値である割り込み許可信号とを受信する。 - 特許庁

This coprocessor data access control method is provided with the coprocessor memory access instruction having the coprocessor display column so that quantity of word data to be transmitted between the coprocessor and a memory unit is decided.例文帳に追加

コプロセッサデータアクセス制御方法は、コプロセッサとメモリユニットとの間で伝送されるワードデータの量を決定することができるように、コプロセッサ表示欄のあるコプロセッサメモリアクセス命令を有する。 - 特許庁

Also, in requesting access to the document, the full-text retrieval engine 5 adds the character string obtained by applying the control characters to the identification codes of the client 3 who has requested access to a retrieval word to execute full-text retrieval.例文帳に追加

また、文書へのアクセス要求時に全文検索エンジン５は検索語に対して前記アクセス要求したクライアント３の識別符号に前記制御文字を付与した文字列を追加して全文検索を実行する。 - 特許庁

A file memory control starting part 123 started from a hard order execution control part 122 outputs a leading address, the number of words (word counter) and instructions ('read' or 'write' instructions) to a file access control part 241.例文帳に追加

ハードオーダ実行制御部１２２から起動されたファイルメモリ制御起動部１２３は、ファイルアクセス制御部２４１に対し、先頭アドレス、ワード数（ワードカウンタ）、命令（読み出し或いは書き込み命令）を出力する。 - 特許庁

To provide a process making it possible to control access to at least one terminal with an address AD by at least one scrambled item with the aid of at least one control word.例文帳に追加

少なくとも１つのスクランブルされた項目により、少なくとも１つの制御ワードを用いて、アドレスＡＤを備えた少なくとも１つのターミナルへのアクセスを制御することを可能とする方法を提供する。 - 特許庁

The semiconductor memory device includes a memory cell array having a plurality of memory cells, and an access control circuit which is connected to the plurality of memory cells through word lines and stores access information for the plurality of memory cells.例文帳に追加

本発明による半導体メモリ装置は複数のメモリセルを有するメモリセルアレイと、ワードラインを介して前記複数のメモリセルに接続され、前記複数のメモリセルに対するアクセス情報を貯蔵するアクセス制御回路を含む。 - 特許庁

In a control unit 20, a data unit specifying signal specifying any one out of one byte, one word, and two words as access data quantity for accessing a SDRAM 10 in one period of an operation clock of an access circuit is outputted to an address decoder 110 as address data.例文帳に追加

制御ユニット２０では、アクセス回路の動作クロックの１周期にＳＤＲＡＭ１０へアクセスするアクセスデータ量として、１バイト及び１ワード及び２ワードのうちのいずれかを指定するデータ単位指定信号をアドレスデータとしてアドレスデコーダ１１０に出力する。 - 特許庁

A method is provided for securely providing a control word from a smart card 1 to a conditional access module (CAM)2, and also a smart card, a receiver CAM, and a receiver, e.g., a settop box are provided.例文帳に追加

スマートカード１からコンディショナルアクセスモジュール（ＣＡＭ）２にコントロールワードをセキュアに提供するための方法、スマートカード、受信機のＣＡＭ、及び受信機、例えば、セットトップボックス、を提供する。 - 特許庁

Each block control circuit 33a-33d controls levels of the pre-charge signal PR0-PR3 to a reset level of a word line in accordance with an access state of each cell block BLK0-BLK3.例文帳に追加

各ブロック制御回路３３ａ〜３３ｄは、プリチャージ信号ＰＲ０〜ＰＲ３のレベルを、各セルブロックBLK0〜BLK3のアクセス状態に応じてワード線のリセットレベルに制御する。 - 特許庁

When movement is instructed, a voice control part 3 outputs the RL corresponding to the link key word where the link pointer is set, so that access is gained.例文帳に追加

移動指示があった場合は、音声制御部３はリンクポインタが設定されているリンクキーワードに対応するＲＬを出力し、アクセスさせる。 - 特許庁

When a start address determination circuit 132 determines that the number of a start column address COLA is odd, the high-speed memory access control device changes the start column address into the front even number in an address control circuit 14, and controls timing of a data mask enable signal DQM so as to access only the specified number of word from the start column address of an odd number.例文帳に追加

また、開始カラムアドレスＣＯＬＡが奇数であることを開始アドレス判定回路１３２で判定すると、アドレス制御回路１４でその開始カラムアドレスを１つ前の偶数に変更し、奇数の開始カラムアドレスから指定されたワード数のみアクセスするようにデータマスクイネーブル信号ＤＱＭのタイミングを制御する。 - 特許庁

This memory is provided with an access control circuit 26 performing internal access operation based on external access operation, a refresh control circuit 22 performing refresh operation, a refresh division control circuit 23 dividing refresh operation into read operation RFRD, first rewrite operation RFRS1, and second rewrite operation RFRS2, and an address discriminating circuit 24 discriminating whether word lines WL to be refleshed coincides is to be accessed during refresh operation.例文帳に追加

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２６と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと第１再書込み動作ＲＦＲＳ１および第２再書込み動作ＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３と、リフレッシュ動作の対象となるワード線ＷＬと、リフレッシュ動作中に行われる外部アクセス動作の対象となるワード線ＷＬとが一致するか否かを判定するアドレス判定回路２４とを備えている。 - 特許庁

A semiconductor memory provided with an access sequencer for simultaneously accessing a plurality of memory cells in the direction of data lines 111 to 114 and the direction of word lines 101 to 104 at the time of a write access to the memory array 100 of the above constitution and a test decoder 300 which is a control signal generation circuit improves write access processing efficiency and shortens test access time by using the test decoder 300.例文帳に追加

前記構成のメモリアレイ１００に対して、書込みアクセスにおいてデータ線１１１，１１２，１１３，１１４方向、及びワード線１０１，１０２，１０３，１０４方向に複数のメモリセルを同時にアクセスするアクセスシーケンサ、及び制御信号生成回路としてのテストデコーダ３００を設け、前記テストデコーダ３００を用いて、書込みアクセス処理効率の向上を図り、テストアクセス時間を削減する。 - 特許庁

Then, when a reading instruction of contents with security is received, the data processor 21 reads the pass word from the first control region of the optical disk, as a result of verification, when they are the same, access for the corresponding second control region can be performed, the address in which contents data is recorded is read from the second control region, and contents to be read is reproduced.例文帳に追加

次に、セキュリティ付きコンテンツの読出命令を受けると、データプロセッサ２１は、光ディスク２の第１管理領域からパスワードを読出し、照合の結果、一致すると、対応する第２管理領域へのアクセス可能となり、第２管理領域からコンテンツデータが記録されているアドレスを読出し、読出し対象のコンテンツを再生する。 - 特許庁

In the case where simultaneous reading and writing operations are performed to the same row address, the start of a writing operation is delayed until the reading operation is completed by inputting a read word line pulse signal RP which is to be outputted from a read control circuit 116a for the purpose of memory access to a write control circuit 106a based on the read enable signal nre and a read clock signal clkr of external inputs.例文帳に追加

同一ロウアドレスに対して同時にリードライト動作が行われる場合は、外部入力のリードイネーブル信号ｎｒｅ、リードクロック信号ｃｌｋｒに基づいて、リード制御回路１１６ａがメモリアクセスのために出力するリードワード線パルス信号ＲＰをライト制御回路１０６ａに入力し、リード動作の終了までライト動作開始を遅延させる。 - 特許庁

This random access memory device is provided with NMOS transistors 14 connecting one end of plate lines PLS0-PLSm to word lines WL 0-WLm in accordance with switch control signals SELa, SELb, and NMOS transistors 16 connecting the other end of plate lines PLS0-PLSm to reference voltage (ground voltage) in accordance with switch control signals PRCHGa, PRCHGb.例文帳に追加

スイッチ制御信号ＳＥＬａ，ＳＥＬｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの一端をワードラインＷＬ０〜ＷＬｍに接続するＮＭＯＳトランジスタ１４と、スイッチ制御信号ＰＲＣＨＧａ，ＰＲＣＨＧｂに応じてプレートラインＰＬＳ０〜ＰＬＳｍの他端を基準電圧（接地電圧）に接続するＮＭＯＳトランジスタ１６とを設ける。 - 特許庁

The semiconductor memory device is equipped with: a memory block including a plurality of word lines, a plurality of bit lines and a plurality of memory cells; an oscillation circuit with a delay speed adjustment circuit to be controlled based on a test signal added thereto; and an access control circuit for sequentially accessing the plurality of memory cells based on an output of the oscillation circuit in refresh mode.例文帳に追加

半導体記憶装置は、複数のワード線と、複数のビット線と、複数のメモリセルとを含むメモリブロックと、テスト信号に基づいて制御される遅延速度調整回路が付加された発振回路と、リフレッシュモード時、発振回路の出力に基づいて複数のメモリセルを順次アクセスするアクセス制御回路と、を備える。 - 特許庁

Execution of a critical section in a user program 11 disposed in the user space 10 by one thread competes with another thread, a kernel program 21 uses a user space atomic access function 203 to atomically access a lock word (data for exclusive control) 100 disposed in the user space 10 and determines whether executing the critical section by the one thread is possible or not.例文帳に追加

一のスレッドによるユーザ空間１０に配置されたユーザ・プログラム１１中のクリティカルセッションの実行が他のスレッドと競合した場合、カーネル・プログラム２１は、ユーザ空間アトミック・アクセス機能２０３を用いて、ユーザ空間１０に配置されるｌｏｃｋ ｗｏｒｄ(排他制御用データ)１００に対してアトミックにアクセスし、前記一のスレッドによる前記クリティカルセクションの実行可否を判定する。 - 特許庁