「DACS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The data written in the frame buffer 18 are converted into analog signals by DACs 22-24 and the analog signals are outputted to a display device 4.例文帳に追加

フレームバッファ１８に書き込まれたデータがＤＡＣ２２〜２４によってアナログ信号に変換され、表示装置４へ出力される。 - 特許庁

The DACs 16, 17 convert the musical sound data into analog signals and output the signals to speakers 21, 27 via the amplifiers 18, 19 and mixers 20, 26.例文帳に追加

ＤＡＣ１６，１７はその楽音データアナログ信号に変換し、アンプ１８，１９、ミキサ２０，２６を介してスピーカ２１，２７へ出力する。 - 特許庁

Analog signals Vo1 and Vo2, outputted from the DACs 1 and 2 are subjected to attenuation processing according to their conversion magnification and are added by an analog adder 4.例文帳に追加

ＤＡＣ１，２から出力されるアナログ信号Ｖo1，Ｖo2は、それらの変換倍率に応じて減衰処理されてアナログ加算器４で加算される。 - 特許庁

A digital/analog converter (DAC) includes X capacitive DACs connected in series with each other, wherein X is an integer greater than one.例文帳に追加

デジタル／アナログコンバータ（ＤＡＣ）が、直列で互いに接続され、Ｘが１より大きい整数であるＸ個の容量性ＤＡＣを備えている。 - 特許庁

To provide techniques which address the problem of mismatch between data conversion elements in DACs and ADCs.例文帳に追加

ＤＡＣおよびＡＤＣにおける複数のデータ変換エレメントの間のミスマッチに対処する技術を提供すること。 - 特許庁

The DACs 4, 6 have a predetermined temperature coefficient, and their output voltages vary depending on a change in ambient temperature.例文帳に追加

ＤＡＣ４、６は、所定の温度係数を有しており、周囲温度の変化に対応して出力電圧が変動する。 - 特許庁

The portable telephone set is provided with a musical sound memory 13, a controller 14, DACs 16, 17, amplifiers 18 and 19.例文帳に追加

携帯電話機に楽音メモリ１３と、コントローラ１４と、ＤＡＣ１６，１７と、アンプ１８，１９を設ける。 - 特許庁

A first DAC includes the signal output for communicating with one of the signal inputs in the X capacitive DACs.例文帳に追加

第１のＤＡＣが、Ｘ個の容量性ＤＡＣのうち１個の信号入力部と通信する信号出力部を有している。 - 特許庁

The mobile telephone set is equipped with a musical sound memory 13, a controller 14, DACs 16, 17, and amplifiers 18, 19.例文帳に追加

携帯電話機に楽音メモリ１３と、コントローラ１４と、ＤＡＣ１６，１７と、アンプ１８，１９を設ける。 - 特許庁

The controller 14 then successively reads the musical sound data in the musical sound memory 13 and supplies the data to the DACs 16, 17.例文帳に追加

次いで、コントローラ１４が楽音メモリ１３内の楽音データを順次読み出し、ＤＡＣ１６，１７へ供給する。 - 特許庁

Next, the controller 14 reads the musical sound data in the memory 13 successively and supplies it to the DACs 16 and 17.例文帳に追加

次いで、コントローラ１４が楽音メモリ１３内の楽音データを順次読み出し、ＤＡＣ１６，１７へ供給する。 - 特許庁

The DACs 16 and 17 convert the musical sound data to an analog signal and outputs it to speakers 21 and 27 via the amplifiers 18, 19 and mixers 20 and 26.例文帳に追加

ＤＡＣ１６，１７はその楽音データアナログ信号に変換し、アンプ１８，１９、ミキサ２０，２６を介してスピーカ２１，２７へ出力する。 - 特許庁

Output signals 43 to 46 as an operation result are filtered by LPFs 18 to 21 having root Nyquist characteristics and converted to analog values 51 to 54 by DACs 22 to 25.例文帳に追加

演算結果としての出力信号４３〜４６は、ルートナイキスト特性を持つＬＰＦ１８〜２１によりフィルタリングされ、ＤＡＣ２２〜２５によりアナログ値５１〜５４に変換される。 - 特許庁

To adopt a comparatively simple circuit configuration that reduces a relative error of a plurality of DACs and/or a plurality of ADCs used in a wireless LAN communication circuit.例文帳に追加

比較的簡単な回路構成を用いて、無線ＬＡＮ通信回路において使用される複数のＤＡＣ及び／又は複数のＡＤＣの相対誤差を低減する。 - 特許庁

A gamma transformation function is provided to each of the monochromatic DACs 14-1, 14-2 and 14-3 for performing gamma transformation according to a gamma curve set for each primary color (R, G, B).例文帳に追加

これら単色用のＤＡＣ１４−１, １４−２, １４−３には、それぞれガンマ変換機能が備えられ、原色（Ｒ，Ｇ，Ｂ）ごとに設定されたガンマ曲線にしたがいガンマ変換を行う。 - 特許庁

That is, when the DACs 13 input the display data 51 by means of a signal 21 of Y clock content, a gradation voltage 52 depending on the display data 51 is output from the amplifier 14 on the Y'th clock of the signal 21.例文帳に追加

即ち、ＤＡＣ１３が、Ｙクロック分の信号２１により表示データ５１を入力した場合、表示データ５１に応じた階調電圧５２は、信号２１のＹクロック目にアンプ１４から出力される。 - 特許庁

An offset voltage is changed via the DACs 30, 40 by changing the offset values of the I component and the Q component set from a signal processing part 30.例文帳に追加

ＤＡＣ３０，４０によりオフセット電圧を変更する場合、信号処理部３０から設定されるＩ成分とＱ成分のオフセット値を変更することにより行う。 - 特許庁

DACs 31a-31s give a digital input signal converted into an analog signal and a DAC 43 gives a distortion compensation signal converted into an analog signal to an adder 5 respectively.例文帳に追加

ＤＡＣ３１ａ〜３１ｄからはアナログ信号に変換されたディジタル入力信号が，ＤＡＣ４３からはアナログ信号に変換された歪補償信号が，それぞれ加算器５に与えられる。 - 特許庁

To provide a liquid crystal driving circuit in which power consumption and a chip area are suppressed by reducing the number of DACs and operational amplifiers without adding an unnecessary latch circuit.例文帳に追加

余計なラッチ回路を追加することなくＤＡＣ及びオペアンプの数を減少させることにより、消費電力やチップ面積を抑えた液晶駆動回路を提供する。 - 特許庁

On the other hand, serial DACs 104b, 104d, 104f use reference voltages HVref_H, HVref_L (reference voltages of positive polarity) to generate output voltages Vout(b), Vout(d), Vout(f) having voltage values corresponding to bit values of display data Data(b), Data(d), Data(f).例文帳に追加

一方、シリアルＤＡＣ１０４ｂ，１０４ｄ，１０４ｆは、基準電圧ＨＶｒｅｆ＿Ｈ，ＨＶｒｅｆ＿Ｌ（正極性の基準電圧）を用いて、表示データＤａｔａ（ｂ），Ｄａｔａ（ｄ），Ｄａｔａ（ｆ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ｂ），Ｖｏｕｔ（ｄ），Ｖｏｕｔ（ｆ）を生成する。 - 特許庁

Outputs of respective DACs are applied to paired output transistors so that one transistor each paired transistors is made conductive and the other transistor is made nonconductive during each display cycle.例文帳に追加

各表示周期の間、各対のトランジスタの一方のトランジスタは導電性とされ、他方のトランジスタは非導電性とされるように、ＤＡＣの出力は対の出力トランジスタに適用される。 - 特許庁

A control part 114 can impart digital data to either of the first and second DACs and prevent the other from functioning, thereby a preventing crosstalk.例文帳に追加

また、制御部１１４は第１または第２のいずれか一方にのみデジタルデータを与え、他方を機能させないでおくことができ、これによって、クロストークの防止も可能である。 - 特許庁

To provide a transmitter and a transmission method that can compensate distortion without the need for increasing bit precision of digital/analog converters(DACs) and eliminate a phase difference caused in the transmitter except for phase distortion by an amplifier.例文帳に追加

ＤＡＣのビット精度を高くすることなく歪補償を行い，かつ，フィードバック信号に生じた，増幅器による位相歪以外の送信装置における位相差を除去できる送信装置および送信方法を提供する。 - 特許庁

The common input lines (CCL_1 to CCL_k) of the respective DACs are connected to the three data lines through transistors (Tr_1, Tr_2, Tr_3) within a signal selection section (252) and an amplifier (AMP) within an output buffer section (260).例文帳に追加

各ＤＡＣの共通出力ライン（COL_1〜COL_k）は信号選択部（252）内のトランジスタ（Tr_1 、Tr_2、Tr_3）と出力バッファ部（260）内のアンプ（AMP）とを通して三つのデータラインに連結されている。 - 特許庁

First and second channels 20 and 22 include clock phase shift circuits 26 and 28 and signal generation blocks 10 and 12 having memories, parallel/serial conversion circuits and DACs.例文帳に追加

第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。 - 特許庁

When the characteristic of a VCO 31 changes together with the change in ambient temperature and a control voltage applied to this VCO 31 changes, output voltages of the DACs 4, 6 also change.例文帳に追加

周囲温度の変化に伴ってＶＣＯ３１の特性が変化してこのＶＣＯ３１に印加される制御電圧が変化したときに、同じようにＤＡＣ４、６の出力電圧も変化する。 - 特許庁

The display device has Y pieces of DACs 13 (Y is an integer of 2 or more), Y pieces of amplifiers 14 and Y pieces of switches 15 per one output, wherein M pieces of retention parts 11 and M pieces of switches 12 are divided into Y pieces of groups.例文帳に追加

本発明の表示装置によれば、１出力にＹ個（Ｙは２以上の整数）のＤＡＣ１３とＹ個のアンプ１４とＹ個のスイッチ１５とを備え、Ｍ個の保持部１１、Ｍ個のスイッチ１２をＹ個のグループに分けている。 - 特許庁

Serial DACs 104a, 104c, 104e use reference voltages LVred_H, LVref_L (reference voltages of negative polarity) to generate output voltages Vout(a), Vout(c), Vout(e) having voltage values corresponding to bit values of display data Data(a), Data(c), Data(e).例文帳に追加

シリアルＤＡＣ１０４ａ，１０４ｃ，１０４ｅは、基準電圧ＬＶｒｅｆ＿Ｈ，ＬＶｒｅｆ＿Ｌ（負極性の基準電圧）を用いて、表示データＤａｔａ（ａ），Ｄａｔａ（ｃ），Ｄａｔａ（ｅ）のビット値に応じた電圧値を有する出力電圧Ｖｏｕｔ（ａ），Ｖｏｕｔ（ｃ），Ｖｏｕｔ（ｅ）を生成する。 - 特許庁

Further, when the cycle of the switching timing of the switches 15 is denoted as T, the timing that the DACs 13 input display data 51 advances the phase by T/Y from the time-division timing so as to obtain a cycle (Y×T).例文帳に追加

また、スイッチ１５の切り替わりタイミングの周期をＴとしたとき、ＤＡＣ１３が表示データ５１を入力するタイミングは、時分割タイミングより位相をＴ／Ｙ進めて、周期（Ｙ×Ｔ）としている。 - 特許庁

The DA converter circuit adds offset data to reverse-polarity branched digital input signals, and performs DA conversion by DACs 2, 6 before a subtraction circuit 3 performs subtraction processing to both of them.例文帳に追加

オフセットデータビットを、デジタル入力信号から取り出したｍビットをオフセットデータ枠Ｎビットの所要位置に配置して構成し、逆極性の二分岐したデジタル入力信号にオフセットデータを付加し、ＤＡ変換後に両者を減算処理する。 - 特許庁

A transmission controller is connected to the respective data lines and outputs 1st data and 2nd data to two different DACs according to the 1st and 2nd enable signals and 3rd and 4th enable signals as two external signals.例文帳に追加

トランスミッションコントローラーは、それぞれデータラインに接続され、第一及び第二イネーブル信号と、二つの外部信号である第三及び第四イネーブル信号に従って、二つの異なるＤＡＣに、第一データと第二データを出力する。 - 特許庁

In a calculation period of calculating digital control signals DACS, DAC2, ..., DAC0 for DC offset voltage reduction, the voltage comparator CMP detects a calibration voltage depending on a voltage drop of one calibration resistance R22 caused by analog currents of a digital-analog converter DAC0.例文帳に追加

ＤＣオフセット電圧低減のデジタル制御信号ＤＡＣＳ、ＤＡＣ２…ＤＡＣ０を算出する算出期間で、デジタルアナログ変換器ＤＡＣ０のアナログ電流による一方の校正抵抗Ｒ２２の電圧降下に依存する校正電圧を電圧比較器ＣＭＰが検出する。 - 特許庁

Two kinds of DACs arranged for positive and negative polarity are combined into a single low voltage DAC1 which alternatively outputs positive and negative analog video signals within one horizontal scanning period.例文帳に追加

正極性用と負極性用に配置されていた２種類のＤＡＣを、低耐圧のＤＡＣ１で共通化し、このＤＡＣ１から一水平走査期間内に正極性のアナログ映像信号と負極性のアナログ映像信号を交互に出力するようにした。 - 特許庁

the image data stored in the frame memory 2 are outputted to the DAC 3 without being parallel-serial converted, and each total number of the DACs 3 and the buffer circuits 4 in the driving circuit to be used at the time of driving the liquid crystal display device 6 is less than the number of data bus lines 13, respectively.例文帳に追加

フレームメモリ２に記憶された画像データは、パラレル−シリアル変換されること無くＤＡＣ３に出力され、且つ、液晶表示装置６を駆動する際に使用される駆動回路内のＤＡＣ３及びバッファ回路４の各総数が夫々データバスライン１３の本数よりも少ない。 - 特許庁

The FM receiver 100 is constituted so as to include an antenna 1, high-frequency receiving circuit 2, local oscillator 3, two DACs 4, 6, control unit 8, mixer circuit 9, intermediate frequency amplifier circuit 10, detection circuit 11, low-frequency amplifier circuit 12, and a speaker 13.例文帳に追加

ＦＭ受信機１００は、アンテナ１、高周波受信回路２、局部発振器３、２つのＤＡＣ４、６、制御部８、混合回路９、中間周波増幅回路１０、検波回路１１、低周波増幅回路１２、スピーカ１３を含んで構成されている。 - 特許庁

Each of the X capacitive DACs includes: M switches, wherein M is an integer greater than one; and M capacitors respectively communicating with a signal input, a signal output, and the M switches, including first and second ends, and the capacitance of which is almost equal to each other.例文帳に追加

Ｘ個の容量性ＤＡＣのそれぞれが、Ｍが１よりも大きい整数であるＭ個のスイッチと、信号入力部と、信号出力部と、Ｍ個のスイッチとそれぞれ通信し、第１および第２の端部およびほぼ等しい容量値を有するＭ個の容量とを備えている。 - 特許庁

Thus, since the DAC 13 can convert, while one analog buffer 14A is outputting an analog picture signal, an analog picture signal to be input to the other analog buffer 14B, the number of the DACs 13 can be reduced while ensuring the output periods of the analog buffers 14A and 14B.例文帳に追加

これにより、ＤＡＣ１３は、一方のアナログバッファ１４Ａがアナログ映像信号を出力中に他方のアナログバッファ１４Ｂに入力するアナログ映像信号を変換することができるので、アナログバッファ１４Ａ，１４Ｂの出力期間を確保しつつ、ＤＡＣ１３の数を減らすことができる。 - 特許庁

The preceding stage of the DACs 1 and 2 is provided with a DSP 3, that decides whether to multiply input digital data by (k) times to be supplied to the DAC 1 or to supply the input digital data to the DAC 2 in a through state and allocates the data.例文帳に追加

ＤＡＣ１，２の前段には、Ｍビット（Ｍ＞Ｎ）の入力ディジタルデータＤｉをｋ倍してＤＡＣ１に供給するか、スルー状態でＤＡＣ２に供給するかを決定し、データを振り分けるＤＳＰ３が設けられている。 - 特許庁

A phase and amplitude controller 11 reads out an antenna switching number corresponding to a reception channel number notified from a W-CDMA reception module 7 and the values of I and Q from a switching control table 4a, and outputs them to a switch 8d and DACs 9a, 9b, respectively.例文帳に追加

位相振幅制御コントローラ１１は、Ｗ−ＣＤＭＡ受信モジュール７から通知された受信チャンネル番号に対応するアンテナ切替番号及びＩ，Ｑの値を切替制御テーブル４ａから読み出し、スイッチ８ｄ及びＤＡＣ９ａ，９ｂへそれぞれ出力する。 - 特許庁

Digital-analog conversion circuits (DACs) 14-1, 14-2, and 14-3 for processing image data signals of primary colors (R, G, B) separately are disposed independently of each other in an X-side driving IC chip 1 arranged along the long side of a display panel.例文帳に追加

表示パネルの長辺に沿って配置されるＸ側駆動ＩＣチップ１には、各原色（Ｒ，Ｇ，Ｂ）の画像データ信号を別個に処理するためのデジタル−アナログ変換回路（ＤＡＣ）１４−１, １４−２, １４−３が互いに独立に設けられる。 - 特許庁

To provide a device capable of assuring the good accuracy of a current, realizing high sharpness and regulating display luminance while maintaining chromaticity when a current driving type display device integrated with current DACs and current sources necessary for the same by polycrystalline silicon thin-film transistors.例文帳に追加

多結晶シリコン薄膜トランジスタで電流DACとそれに必要な電流源を集積した電流駆動型表示装置を形成した場合に、良好な電流の精度を確保し、高画質を実現し、色度を保ったまま表示輝度を調整可能とする装置の提供。 - 特許庁

Respective pixel are alternately driven with voltages within voltages of a high side and a low side and driving voltage ranges to be applied to the respective pixels in one display cycle are opposite to voltage ranges to be applied to the most adjacent pixels in the same display period by allowing the respective DACs to make the respective pixels alternately receive driving voltages of the voltage ranges of the high side and the low side.例文帳に追加

高側及び低側の電圧範囲の駆動電圧を受けるように交替することを各ＤＡＣに行わせることによって、各画素は高側及び低側の電圧範囲の電圧によって交替に駆動され、１つの表示周期に各画素に適用される駆動電圧範囲は、同じ表示周期に最隣接画素に適用される電圧範囲と反対である。 - 特許庁

An I component and a Q component to be inputted to an orthogonal modulator 10 are set to zero, the output power of the orthogonal modulator 10 at the time is detected by a power detector 20 and offset values of the I component and the Q component are changed by DACs 30, 40, so that the detected power is minimized to suppress carrier leak from an output of the orthogonal modulator 10.例文帳に追加

直交変調器１０へ入力するＩ成分とＱ成分をゼロに設定し、そのときの直交変調器１０の出力電力を電力検出器２０で検出し、検出した電力が最小になるように、ＤＡＣ３０，４０によりＩ成分とＱ成分のオフセット値を変更することにより、直交変調器１０の出力のキャリアリークを抑制する。 - 特許庁

After adjusting the phase and amplitude of a noise signal acquired through the switch 8d by using the values of I and Q inputted through the DACs 9a, 9b, a phase and amplitude regulation IC 9 reverses the signal phase and adds the resulting signal to a signal received by a communication antenna 7a, thus removing noise components from a received signal.例文帳に追加

位相振幅調整ＩＣ９が、スイッチ８ｄを介して取得したノイズ信号の位相及び振幅を、ＤＡＣ９ａ，９ｂを介して入力されたＩ，Ｑの値を用いて調整した後、逆相にし、通信用アンテナ７ａが受信した受信信号に加算することによって、受信信号からノイズ成分を除去する。 - 特許庁

A narrow-band amplifier 700 constituting a feedback loop in an impedance measuring instrument is provided with a vector computing circuit 600 constituted of four multiplication DACs between the outputs of integrators 202 and 203 and an orthogonal modulator 204, performs phase rotation by performing vector computation on each orthogonal signal component, and inputs the results to the modulator 204.例文帳に追加

本発明によるインピーダンス測定装置における帰還ループを構成する狭帯域増幅器７００は、４つの乗算ＤＡＣによって構成されたベクトル演算回路６００を、積分器２０２、２０３の出力と直交変調器２０４との間に設けており、各直交成分信号に対してベクトル演算を行うことで位相回転を施し、直交変調器へ入力している。 - 特許庁