「DRAM」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

DRAM LAMINATED PACKAGE, DIMM AND SEMICONDUCTOR MANUFACTURING METHOD例文帳に追加

ＤＲＡＭ積層パッケージ、ＤＩＭＭ及び半導体製造方法 - 特許庁

WORD LINE STRUCTURE UNIT OF DRAM CELL CAPABLE OF MINIATURIZATION AND MANUFACTURE THEREOF例文帳に追加

ＤＲＡＭセルのための小型化可能なワ—ド線路構造体およびその製造法 - 特許庁

CONTACT STRUCTURE OF SEMICONDUCTOR ELEMENT INCLUDING DRAM AND ITS FORMING METHOD例文帳に追加

ＤＲＡＭを含む半導体素子のコンタクト構造体及びその形成方法 - 特許庁

VERTICAL DRAM CELL HAVING WORD LINE SELF-ALIGNED WITH STORAGE TRENCH例文帳に追加

記憶トレンチに自己整合したワード線を有する垂直ＤＲＡＭセル - 特許庁

SEMICONDUCTOR ELEMENT, ITS MANUFACTURING METHOD, AND METHOD OF MANUFACTURING DRAM例文帳に追加

半導体素子及びその製造方法並びにＤＲＡＭの製造方法 - 特許庁

DESIGN AND MANUFACTURING PROCESS OF SEMICONDUCTOR MEMORY COMPONENT, ESPECIALLY DRAM COMPONENT例文帳に追加

半導体メモリ部品、特にＤＲＡＭ部品の設計および製造プロセス - 特許庁

METHOD FOR MANUFACTURING INTEGRATED CIRCUIT HAVING EMBEDDED DRAM AND LOGICAL UNIT例文帳に追加

埋め込まれたＤＲＡＭおよび論理装置を有する集積回路の製造方法 - 特許庁

The DRAM interface (15) performs pipeline processing of the given requests.例文帳に追加

ＤＲＡＭインタフェース部（１５）は、与えられたリクエストをパイプライン処理する。 - 特許庁

The DRAM cell array 22 is accessed only from the CPU 14.例文帳に追加

ＤＲＡＭセルアレイ２２は、ＣＰＵ１４のみからアクセスされる。 - 特許庁

The DRAM cell array 24 is accessed only from the DSP 16.例文帳に追加

ＤＲＡＭセルアレイ２４は、ＤＳＰ１６のみからアクセスされる。 - 特許庁

METHOD FOR PERFORMING COMMAND CANCEL FUNCTION IN DRAM例文帳に追加

ＤＲＡＭにおいてコマンド取消し機能を実行するための方法 - 特許庁

SYNCHRONOUS DRAM SEMICONDUCTOR DEVICE WITH WRITE INTERRUPT WRITTING FUNCTION例文帳に追加

書込みインタラプト書込み機能を有する同期式ＤＲＡＭ半導体装置 - 特許庁

To perform initialization processing of a DRAM while stably operating a DLL circuit.例文帳に追加

ＤＬＬ回路を安定動作させつつＤＲＡＭの初期化処理を実行すること。 - 特許庁

MANUFACTURE OF TRENCH DRAM CAPACITOR EMBEDDED PLATE例文帳に追加

トレンチＤＲＡＭキャパシタ埋め込みプレートを製作する方法 - 特許庁

To stably operate a soft-error free DRAM of high integration degree.例文帳に追加

ソフトエラーフリーで、かつ高集積度のＤＲＡＭを安定して動作させる。 - 特許庁

In the DRAM cell, a planar type MIS capacitor (NQ) is used.例文帳に追加

ＤＲＡＭセルにおいては、プレーナ型ＭＩＳキャパシタ（ＮＱ）を用いる。 - 特許庁

The DRAM 104 performs refresh-processing based on refresh request.例文帳に追加

リフレッシュ要求に基づいてＤＲＡＭ１０４は、リフレッシュ処理を行う。 - 特許庁

STORAGE AND MOVEMENT OF DRAM DATA FOR NETWORK PROCESSOR例文帳に追加

ネットワーク・プロセッサのためのＤＲＡＭデータ記憶及び移動 - 特許庁

The holding capability value acquisition part 6 determines the holding capability value of the DRAM 4.例文帳に追加

保持能力値取得部６は、ＤＲＡＭ４の保持能力値を決定する。 - 特許庁

HIGH-TEMPERATURE ELECTRODE AND BARRIER STRUCTURE USED FOR FRAM AND DRAM例文帳に追加

ＦＲＡＭおよびＤＲＡＭ用途のための高温電極およびバリア構造物 - 特許庁

To provide a phase change memory having high compatibility with a DRAM.例文帳に追加

ＤＲＡＭに対し互換性の高い相変化メモリを提供する。 - 特許庁

The word line driver is connected through a word line WL to a DRAM.例文帳に追加

ワード線ドライバは、ワード線ＷＬを介してＤＲＡＭに接続される。 - 特許庁

DRAM SEMICONDUCTOR DEVICE AND ITS FABRICATING METHOD例文帳に追加

ＤＲＡＭ半導体装置及びＤＲＡＭ半導体装置の製造方法 - 特許庁

Then, the sum of delay time from the register to each DRAM and delay amount of a timing adjusting circuit becomes equal to delay time in a DRAM at the farthest end by the timing adjustment circuit provided with wiring delay time difference of the C/A signal and a clock signal different by DRAM locations in the DRAM.例文帳に追加

そして、ＤＲＡＭ位置で異なるＣ／Ａ信号とクロック信号の配線遅延時間差をＤＲＡＭ内に設けたタイミング調整回路によりレジスタから各ＤＲＡＭまでの遅延時間とタイミング調整回路の遅延量の和が最遠端のＤＲＡＭにおける遅延時間に等しくする。 - 特許庁

In this board system provided with the microcomputer 2 and the memory (EDO-DRAM) 6, the microcomputer 2 and the EDO-DRAM 6 are separately provided and an FPGA 3 for reading the circuit information of a ROM 4 for FPGA and controlling the EDO-DRAM 6 as a DRAM controller is provided.例文帳に追加

マイクロコンピュータ（マイコン）２およびメモリ（ＥＤＯ−ＤＲＡＭ）６を備えた基板システムにおいて、マイコン２およびＥＤＯ−ＤＲＡＭ６とは別体に設けられ、ＦＰＧＡ用ＲＯＭ４の回路情報を読み込み、ＤＲＡＭコントローラとしてＥＤＯ−ＤＲＡＭ６を制御するＦＰＧＡ３を備えている。 - 特許庁

At the timing of (n+4)th clock, a DMA controller outputs an address (address D2) next to a DRAM leading address through a system bus to a DRAM, reads data B from the address D2 and outputs them through the system bus to a SRAM 33.例文帳に追加

第（ｎ＋４）クロックのタイミングにおいて、DMAコントローラは、DRAMに、システムバスを介して、DRAM先頭アドレスの次のアドレス（アドレスD2）を出力するとともに、アドレスD2からデータBを読み出させ、システムバスを介して、SRAM３３に出力させる。 - 特許庁

To provide a DRAM semiconductor device reducing junction leakage current.例文帳に追加

接合リーク電流を低減可能なＤＲＡＭ型半導体装置を提供する。 - 特許庁

To provide a self-refresh control device by which the transition of a DRAM to a self-refresh mode is performed easily.例文帳に追加

ＤＲＡＭのセルフリフレッシュモードへの遷移を容易に行う。 - 特許庁

To provide a highly integrated DRAM cell capacitor and a method for manufacturing such a capacitor.例文帳に追加

高集積ＤＲＡＭセルキャパシタ及びその製造方法を提供する。 - 特許庁

Data are thinned and read from the DRAM 141 and displayed (second reproducing mode).例文帳に追加

ＤＲＡＭ１４１からデータを間引いて読出し、表示する（第２の再生モード）。 - 特許庁

ACTIVATING METHOD FOR HIERARCHICAL ROW FOR BANKING CONTROL IN MULTI-BANK DRAM例文帳に追加

マルチバンクＤＲＡＭでのバンキング制御のための階層ロウ活動化方法 - 特許庁

METHOD OF MANUFACTURING BOTH LOGICAL DEVICE AND DRAM DEVICE ON SINGLE CHIP例文帳に追加

埋め込んだＤＲＡＭと論理デバイスとを有する集積回路の製造プロセス - 特許庁

DRAM CAPACITOR AND FORMING METHOD THEREOF例文帳に追加

ＤＲＡＭキャパシタを形成する方法、及びそれにより作成されたキャパシタ - 特許庁

To reduce the current consumption of a dynamic random access memory (DRAM).例文帳に追加

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）の消費電流を低減する。 - 特許庁

In the cash mode, the DRAM 4 as the large capacity memory is not used.例文帳に追加

キャッシュ・モードでは、大容量メモリであるＤＲＡＭ４を使用しない。 - 特許庁

WORD LINE DRIVER FOR DRAM EMBEDDED IN LOGIC PROCESS例文帳に追加

ロジックプロセスで埋め込まれたＤＲＡＭのためのワード線ドライバ - 特許庁

To reduce current consumption of a dynamic random access memory DRAM.例文帳に追加

ダイナミックランダムアクセスメモリ（ＤＲＡＭ）の消費電流を低減する。 - 特許庁

METHOD AND DEVICE FOR REFRESHING DATA IN DRAM CACHE MEMORY例文帳に追加

ＤＲＡＭキャッシュ・メモリ中のデータをリフレッシュする方法および装置 - 特許庁

MODULAR STRUCTURE FOR IMAGE INVERTED MEMORY USING SYNCHRONOUS DRAM例文帳に追加

同期ＤＲＡＭを使用する画像転置メモリのためのモジューラ構造 - 特許庁

REFRESH CONTROLLER FOR BUILT-IN DRAM AND REFRESH CONTROL METHOD例文帳に追加

組み込みＤＲＡＭ用リフレッシュ・コントローラ及びリフレッシュ制御方法 - 特許庁

To provide a non-volatile DRAM provided with a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタを備えた不揮発性ＤＲＡＭを提供する。 - 特許庁

To improve system performance by shortening operation period of DRAM.例文帳に追加

ＤＲＡＭの動作期間を短縮することにより、システムの性能を向上させる。 - 特許庁

To provide DRAM including multilayered capacitors each having different capacitance.例文帳に追加

異なる静電容量の積層キャパシタを有するＤＲＡＭを提供する。 - 特許庁

DC BURN-IN TEST OF DRAM WITH SELF-REFRESH FUNCTION例文帳に追加

自己リフレッシュ機能付きＤＲＡＭのＤＣバ—ンイン・テスト - 特許庁

DRAM CELL PROVIDED WITH REDUCED LEAKAGE OF TRANSFER DEVICE AND ITS MANUFACTURE例文帳に追加

低下した転送デバイスの漏れを有するＤＲＡＭセルおよびその製造方法 - 特許庁