DRAMを含む例文一覧と使い方
該当件数 : 1875件
To provide a DRAM semiconductor device in which a storage node can be formed with minuteness and high accuracy.例文帳に追加
ストレージノードを微細且つ高精度に形成することができるDRAM半導体装置を提供する。 - 特許庁
Gate electrodes 125 and 126 for the logical device and the DRAM are formed.例文帳に追加
論理デバイス用およびDRAMデバイス用のゲート電極125、126を形成する。 - 特許庁
After the test data is written in the DRAM array 100, data corresponding to the test data is read.例文帳に追加
DRAMアレイ100にテストデータを書込んだ後、テストデータに対応するデータを読出す。 - 特許庁
REFRESH CONTROL METHOD IN MULTIPORT DRAM AND MULTIPORT MEMORY SYSTEM USING THIS METHOD例文帳に追加
マルチポートDRAMでのリフレッシュ制御方法及び該方法を利用するマルチポートメモリシステム - 特許庁
To propose a trench type capacitor DRAM cell structure in which hydrogen is easy to diffuse at the time of hydrogen annealing.例文帳に追加
水素アニール時に水素が拡散しやすいトレンチ型キャパシタDRAMセル構造を提案する。 - 特許庁
BANK CONTROL CIRCUIT OF RAM BUS DRAM AND SEMICONDUCTOR MEMORY UTILIZING THIS CIRCUIT例文帳に追加
ラムバスDRAMのバンク制御回路及びこれを利用した半導体メモリ素子 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ITS MANUFACTURING METHOD AND CELL SIZE CALCULATING METHOD OF DRAM MEMORY CELL例文帳に追加
半導体集積回路装置およびその製造方法ならびにDRAMメモリセルのセルサイズ算出方法 - 特許庁
To provide a semiconductor memory device having a high performance single transistor DRAM.例文帳に追加
高い性能の単一トランジスタDRAMを有する半導体記憶装置を提供する。 - 特許庁
When confirmation reproduction or reproduction are performed, the number of lines is converted by thinning out readout addresses of the DRAM 9.例文帳に追加
確認再生時および再生時では、DRAM9の読出しアドレスの間引きによりライン数を変換する。 - 特許庁
The data are stored in a DRAM 20 through a buffering circuit 15.例文帳に追加
同情報データは、バッファリング回路15を介してDRAM20に備蓄される。 - 特許庁
Similarly, the small images of the number 2 to the number 9 are also stored in the prescribed addresses of the DRAM.例文帳に追加
同様に、番号2乃至番号9の小画像もDRAMの所定アドレスに格納される。 - 特許庁
MERGED CAPACITOR AND CAPACITOR CONTACT PROCESS FOR CONCAVE SHAPED STACKED CAPACITOR DRAM例文帳に追加
凹形のスタック型キャパシタDRAM用の、合体型キャパシタおよびキャパシタ・コンタクト・プロセス - 特許庁
To set an overdrive period in a DRAM without setting accurate delay time.例文帳に追加
正確な遅延時間を設けること無しにDRAMにおけるオーバードライブ期間を設定する。 - 特許庁
ANTI-FUSE REPAIR CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING DRAM HAVING THE SAME例文帳に追加
アンチヒューズリペア制御回路およびそれを有するDRAMを含む半導体装置 - 特許庁
To speedily perform access processing with respect to a DRAM in MPEG processing.例文帳に追加
MPEG処理において、DRAMに対するアクセス処理を高速に行うことを課題とする。 - 特許庁
Internal interleaved clock signals in a DDR DRAM that are synchronized with an external clock are used.例文帳に追加
本発明は、外部クロックと同期したDDR DRAM内の内部インタリーブクロック信号を用いる。 - 特許庁
A DRAM chip 1 has cell arrays MCA 1-MCA 4 comprising respectively a plurality of memory cell blocks.例文帳に追加
DRAMチップ1は、それぞれ複数のメモリセルブロックを含むセルアレイMCA1〜MCA4を有する。 - 特許庁
The trench capacitors C are arranged and formed over the region of a DRAM cell array.例文帳に追加
トレンチキャパシタCは、DRAMセルアレイの領域を越えて配列形成されている。 - 特許庁
A processing result is stored in the register 6 and is read in the same sequence as that to the DRAM.例文帳に追加
処理結果はレジスタ6に保存され、DRAMに対する読出と同様のシーケンスで読出される。 - 特許庁
The pseudo dual-port memory can be configured by using an ordinary DRAM array.例文帳に追加
これにより、通常のDRAMアレイを用いて擬似的なデュアルポートメモリを構成することができる。 - 特許庁
To control generation of defective standby current during active standby of synchronous DRAM.例文帳に追加
シンクロナスDRAMのアクティブスタンバイ時におけるスタンバイ電流不良の発生を抑制する。 - 特許庁
61/4f2 DRAM CELL STRUCTURE HAVING FOUR NODES AND TWO PHASE WORD LINE LEVELS FOR EACH BIT LINE STUD例文帳に追加
ビット線スタッド毎に4つのノ—ドと2つの位相ワ—ド線レベルを有する61/4f2DRAMセル構造 - 特許庁
To shorten required time of STR processing in an information processing system using XDR DRAM.例文帳に追加
XDR DRAMを用いた情報処理システムにおけるSTR処理の所要時間を短縮する。 - 特許庁
To provide a high-density dynamic random access memory (DRAM) circuit having a 4M storage capacity.例文帳に追加
4Mの蓄積容量を有する高密度ダイナミックランダムアクセスメモリ(DRAM)回路を提供する。 - 特許庁
A DRAM chip 1 and a logic chip 2 are connected through the semiconductor chip 4.例文帳に追加
そして、この半導体チップ4を介して、DRAMチップ1とロジックチップ2とを接続する。 - 特許庁
Next, an isolation region is formed in the trench at either side of the DRAM cells.例文帳に追加
次に、DRAMセルのいずれかの側のトレンチ内に分離領域が形成される。 - 特許庁
Output data (original picture data) of the A/D converter 14 are temporarily stored in a DRAM 16.例文帳に追加
A/D変換器14の出力データ(原画像データ)はDRAM16に一時記憶される。 - 特許庁
TWO PHASE PRE-CHARGE CIRCUIT, AND CANCEL CIRCUIT FOR CURRENT AT STANDBY OF SHORT CIRCUIT OF DRAM例文帳に追加
二相プリチャージ回路及びDRAM素子ショート待機時電流のキャンセル回路 - 特許庁
REFERENCE VOLTAGE GENERATOR FOR INTEGRATED CIRCUIT SUCH AS DYNAMIC RANDOM ACCESS MEMORY (DRAM)例文帳に追加
ダイナミックランダムアクセスメモリ(DRAM)等の集積回路用の基準電圧発生器 - 特許庁
INDUCTOR USING DRAM-TYPE CORE AND MANUFACTURING METHOD THEREFOR例文帳に追加
ドラム型コアを用いたインダクタ及びドラム型コアを用いたインダクタの製造方法 - 特許庁
STRUCTURE AND METHOD FOR MANUFACTURING BURIED DRAM BY SOI WITH PATTERN HAVING VERTICAL DEVICE CELL例文帳に追加
垂直デバイス・セルを有するパターン付きSOI埋め込みDRAMを製作する構造および方法 - 特許庁
The synchronous-type flash memory device shares a system bus with the synchronous-type DRAM device.例文帳に追加
同期型フラッシュメモリ装置は同期型DRAM装置とシステムバスとを共有する。 - 特許庁
VERTICAL DRAM DEVICE HAVING SELF-ALIGNING FUNCTION OF SHAPING UPPER TRENCH, AND METHOD FOR FORMING THE SAME例文帳に追加
自己整合上部トレンチ整形を有する縦型DRAMデバイスの構造およびその形成方法 - 特許庁
An address decoding circuit 103 generates a/CS- DRAM signal based on ADD 0-19 signals.例文帳に追加
アドレスデコード回路103はADD0〜19信号をもとに/CS−DRAM信号を生成する。 - 特許庁
DIRECT WRITING SYSTEM AND METHOD OF DRAM USING PFET BIT SWITCH例文帳に追加
PFETビットスイッチを使用するDRAMの直接書き込みシステムおよび方法 - 特許庁
This time-up signal 6 is transferred to a DRAM control circuit 5 inside a logic LSI 3.例文帳に追加
このタイムアップ信号6をロジックLSI3内部のDRAM制御回路5に伝達する。 - 特許庁
A decoder 12 generates and outputs various control signals needed to place a 16M DRAM in operation.例文帳に追加
デコーダ12は、16M DRAMを動作させるのに必要な各種の制御信号を生成して出力する。 - 特許庁
The DRAM 10 is accessed according to the address data generated by the address generating circuit.例文帳に追加
そして、アドレス生成回路によって生成されるアドレスデータに従ってDRAM10にアクセスする。 - 特許庁
Logic circuits 11, 12 access commonly DRAM block 14 through an access circuit 20.例文帳に追加
論理回路11,12はアクセス回路20を介してDRAMブロック14に共通にアクセスする。 - 特許庁
Data are transferred at one block unit from the DRAM 4 to an SRAM 5 for data.例文帳に追加
DRAM4からデータが1ブロック単位でデータ用のSRAM5に転送される。 - 特許庁
The moving picture and audio data are written in a DRAM 9 via a memory controller 5.例文帳に追加
動画およびオーディオデータは、メモリコントローラ5を介してDRAM9に書込まれる。 - 特許庁
Four DRAM 11, 12, 13, 14 are incorporated in a semiconductor chip 10.例文帳に追加
半導体チップ10には、4つのDRAM11,12,13,14が搭載されている。 - 特許庁
A data transfer means is activated with timing being faster than that of a latch type sense amplifier of a DRAM array.例文帳に追加
DRAMアレイのラッチ型センスアンプよりも早いタイミングでデータ転送手段を活性化する。 - 特許庁
A plurality of recording buffer areas for holding the inputted recording data are ensured in a DRAM 173.例文帳に追加
入力された記録データを保持する複数の記録バッファ領域をDRAM173に確保する。 - 特許庁
The XDR DRAM 13 performs data reset according to input of an RST (reset) signal.例文帳に追加
XDR DRAM13はRST(リセット)信号入力に応じてデータリセットを行うDRAMである。 - 特許庁
To provide a driving method of a non-volatile DRAM which can be driven by a low internal voltage.例文帳に追加
低い内部電圧で駆動させることができる不揮発性DRAMの駆動方法を提供すること。 - 特許庁
ONE-TRANSISTOR TYPE DRAM TYPE MEMORY CELL, MANUFACTURING METHOD THEREOF AND INTEGRATE CIRCUIT例文帳に追加
1トランジスタ型DRAMタイプメモリセル及びその製造方法並びに集積回路 - 特許庁
For sequential access within one page, the fast access mode of the DRAM is used.例文帳に追加
1ページ内の逐次的なアクセスであれば,DRAMの高速アクセスモードが利用される。 - 特許庁
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |