「DRAM」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

DUAL ACCESS DRAM, INTEGRATED CIRCUIT MEMORY, AND METHOD FOR OPERATION INTEGRATED CIRCUIT MEMORY HAVING PLURALITY OF DRAM SUB-ARRAYS例文帳に追加

デュアルアクセスＤＲＡＭ、集積回路メモリ、および、複数のＤＲＡＭサブアレイを有する集積回路メモリを動作させる方法 - 特許庁

Also, the logical address of the PCL module 14b is converted into the physical address of the DRAM 22 and the module is made executable on the DRAM 22.例文帳に追加

また、ＰＣＬモジュール１４ｂの論理アドレスをＤＲＡＭ２２の物理アドレスに変換して、そのモジュールをＤＲＡＭ２２上で実行可能にする。 - 特許庁

INTEGRATED DRAM MEMORY CIRCUIT, ROW ADDRESS CIRCUIT, ROW CONTROL CIRCUIT, AND METHOD FOR REFRESHING ROW CONTROL CIRCUIT AND DRAM MEMORY AND GENERATING ROW ADDRESS例文帳に追加

集積ＤＲＡＭメモリ回路、行アドレス回路、行制御回路およびＤＲＡＭメモリをリフレッシュし、行アドレスを生成するための方法 - 特許庁

Then, Each DRAM array constituting the main storage section is arranged so that adjacent DRAM arrays belong to banks different from each other.例文帳に追加

ここで、主記憶部を構成する各ＤＲＡＭアレイは、隣り合うＤＲＡＭアレイが互いに異なるバンクに属するように配置される。 - 特許庁

To make the DRAM access processing efficiency appropriate and to reduce the power consumption corresponding to the frequency of DRAM access.例文帳に追加

ＤＲＡＭアクセス頻度に対応し、ＤＲＡＭアクセス処理効率の適切化および消費電力の低減化を図ること。 - 特許庁

To form a film of hafnia added with yttrium used for a DRAM capacitor insulating film, while highly accurately controlling composition by means of atomic layer growth.例文帳に追加

DRAMキャパシタ絶縁膜に用いるイットリウム添加したハフニアを、原子層成長法で組成を高い精度で制御しながら成膜すること。 - 特許庁

EARLY WRITE WITH DATA MASKING TECHNIQUE FOR INTEGRATED CIRCUIT DYNAMIC RANDOM ACCESS MEMORY (DRAM) DEVICES AND THOSE INCORPORATING EMBEDDED DRAM例文帳に追加

集積回路ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスおよび混載ＤＲＡＭを組み込むデバイス用のデータマスキング技術を使用する早期書込み - 特許庁

A method to provide the control signal and a method to lay out the DRAM memory with the sense amplifier are provided.例文帳に追加

制御信号を提供する方法と、センス増幅器と共にDRAMメモリをレイアウトするための方法を提供する。 - 特許庁

To provide a data processor, for which a timer circuit is not required for refresh control outside a DRAM, concerning the data processor provided with the DRAM.例文帳に追加

ＤＲＡＭを含むデータ処理装置において、ＤＲＡＭ外部にリフレッシュ制御のためのタイマ回路を必要としないデータ処理装置を提供すること。 - 特許庁

To guarantee a stable operation by reducing noise signals which try to enter an analog circuit section of a DRAM-mixed-mounted logic LSI from outside via an LSI substrate.例文帳に追加

DRAM混載ロジックLSI のアナログ回路部に外部からLSI 基板を通じて混入しようとするノイズ信号を低減し、安定した動作保証を確保する。 - 特許庁

To provide a power supply voltage generation circuit suitable for a double data rate(DDR) type DRAM (DDR-DRAM).例文帳に追加

ダブル・データ・レート（ＤＤＲ）型のＤＲＡＭ（ＤＤＲ−ＤＲＡＭ）に好適な電源電圧発生回路を提供する。 - 特許庁

To improve refresh performance in a DRAM (Dynamic Random Access Memory) sense amplifier by providing bias sensing suitable for the DRAM sense amplifier.例文帳に追加

ＤＲＡＭ（ダイナミックランダムアクセスメモリ）センス増幅器の好適なバイアスセンシングを提供してリフレッシュ性能を向上させる。 - 特許庁

To improve processing efficiency of a logic circuit by extending a refresh period of a DRAM, with respect to a DRAM mixed type semiconductor device.例文帳に追加

ＤＲＡＭ混載型半導体装置においてＤＲＡＭのリフレッシュ周期を伸ばし、以てロジック回路の処理効率を向上させる。 - 特許庁

To improve the refresh characteristic and the manufacturing yield of a twin cell DRAM wherein one bit data are stored in two DRAM cells.例文帳に追加

１ビットのデータを２つのＤＲＡＭセルで記憶するツインセルＤＲＡＭのリフレッシュ特性改善および製造歩留り改善を図る。 - 特許庁

To screen a retention defect caused by the fact that a data holding time varies like random telegraph noise in DRAM.例文帳に追加

DRAMにおいて、データ保持時間がランダム・テレグラフ・ノイズ的に変化してリテンション不良となるものをスクリーニングする。 - 特許庁

The memory interface can be one of a SRAM, a DRAM or a packet protocol synchronous DRAM interface.例文帳に追加

メモリインタフェースは、ＳＲＡＭ、ＤＲＡＭ又はパケットプロトコル同期ＤＲＡＭインタフェースのうちのいずれか１つとすることができる。 - 特許庁

Address signals TA0-TA9 for test being independent respectively are inputted to each DRAM 11-14, and a test of each DRAM 11-14 is performed.例文帳に追加

各ＤＲＡＭ１１〜１４に対しそれぞれ独立の試験用アドレス信号TA0〜TA9を入力し、各ＤＲＡＭ１１〜１４の試験を実施する。 - 特許庁

The performance or non-performance of refreshing is controlled in a ROW address unit of the DRAM or an element unit of the DRAM.例文帳に追加

リフレッシュの実施／非実施の制御はＤＲＡＭのＲＯＷアドレス単位、またはＤＲＡＭの素子単位で実行する。 - 特許庁

The MCH 102 performs a mode register setting to a DRAM 200 according to the matching information and changes the ODT impedance of the DRAM 200.例文帳に追加

ＭＣＨ１０２は、これに応じてＤＲＡＭ２００へのモードレジスタセットを実行し、ＤＲＡＭ２００のＯＤＴインピーダンスを変化させる。 - 特許庁

To provide a semiconductor memory for easily testing a DRAM of a cache DRAM.例文帳に追加

キャッシュＤＲＡＭにおけるＤＲＡＭ部のテストを容易に行なうことができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory which can replace many memory cells in bit unit and can relieve the hold-characteristic of a DRAM.例文帳に追加

多数のメモリセルをビット単位で置換可能とし、DRAMのホールド特性を救済することができる半導体記憶装置を提供する。 - 特許庁

To screen a so-called variable retention time (VRT) defect caused by the fact that a data retention time varies like random telegraph noise in DRAM.例文帳に追加

DRAMにおいて、データ保持時間がランダム・テレグラフ・ノイズ的に変化してリテンション不良となる、いわゆるVariable Retention Time（VRT）不良をスクリーニングする。 - 特許庁

To provide a DRAM cell which improves DRAM cell density, simplifies a manufacturing process, and reduces a refresh rate.例文帳に追加

ＤＲＡＭセルの密度を向上させ、製造工程を簡素化し、リフレッシュレートを下げることができるＤＲＡＭセルを提供する。 - 特許庁

To provide a DRAM element and its manufacturing method which provides a sufficient channel length enough to reduce a leak current.例文帳に追加

十分なチャンネル長さを提供し漏電流を減少することができるDRAM素子及びその製造方法を提供する。 - 特許庁

TECHNIQUE FOR PRE-CHARGING BIT LINES FOR DRAM ARRAY, SENSE AMPLIFIER, AND INTEGRATED CIRCUIT DEVICE IN WHICH DRAM ARRAY IS INCORPORATED例文帳に追加

ＤＲＡＭアレイ用ビット線プリチャージ手法およびセンスアンプ、ならびにＤＲＡＭアレイを組込んだ集積回路装置 - 特許庁

It is controlled that whether a DRAM is refleshed or not in accordance with a specific access condition for the DRAM constituting a picture memory 115.例文帳に追加

画像メモリ１１５を構成するＤＲＡＭに対する特定のアクセス条件に応じＤＲＡＭに対するリフレッシュを実施するか否かを制御する。 - 特許庁

To provide a method for forming an embedded contact band which has simple production steps, the embedded contact band and a DRAM formed by this method.例文帳に追加

製造段階が簡単な埋め込み接触帯形成方法と該方法による埋め込み接触帯及びDRAMを提供する。 - 特許庁

STRUCTURE OF BUILT-IN DRAM WITH VERTICAL DEVICE ARRAY AND BORDERED BIT LINE CONTACT, AND MANUFACTURING METHOD OF DRAM例文帳に追加

垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みＤＲＡＭの構造およびＤＲＡＭを作成する方法 - 特許庁

In the system LSI 102, a DRAM control circuit 112 for a test is provided separately from a DRAM control circuit 108 for a normal operation.例文帳に追加

システムＬＳＩ１０２の内部に、通常動作用のＤＲＡＭ制御回路１０８とは別に、テスト用ＤＲＡＭ制御回路１１２を設ける。 - 特許庁

To reduce the number of the through-conductors less than the DRAM chips to be selected in a DRAM chip selection method.例文帳に追加

ＤＲＡＭチップ選択方法において、選択対象であるＤＲＡＭチップの数よりも貫通配線の本数を減らすこと。 - 特許庁

To provide a 2-device type DRAM cell which has high soft error resistance that is one of trouble mechanisms of a DRAM, and which is simply manufactured.例文帳に追加

ＤＲＡＭの故障メカニズムの一つであるソフト・エラーへの耐性が高く、製造が簡単な２素子型ＤＲＡＭセルを提供することにある。 - 特許庁

To provide a memory controller capable of widening band width for accessing a DRAM from individual initiators to a DRAM.例文帳に追加

各イニシエータからＤＲＡＭへのアクセス可能なバンド幅を向上させることができるメモリコントロール装置を提供する。 - 特許庁

In addition to a conventional DRAM configuration, an address history control unit 10 is attached to ad address counter 8.例文帳に追加

従来DRAMの構成に加えて、アドレスカウンタ８に付随してアドレス履歴管理ユニット１０が設けられている。 - 特許庁

After the DRAM 16 has been switched to the non-power save mode, the interruption processing data is acquired from the DRAM 16 to continue the interruption processing.例文帳に追加

ＤＲＡＭ１６が非省電力モードに切り替わった後は、ＤＲＡＭ１６から割込処理データを取得して割込処理を継続する。 - 特許庁

The program of the DRAM (2)10 is accessed by using high order bits [15:8] of a DRAM data bus [15:0]21.例文帳に追加

ＤＲＡＭ（２）１０のプログラムにアクセスする場合はＤＲＡＭデータバス［１５：０］２１の上位ビット［１５：８］を使用してアクセスする。 - 特許庁

To provide a manufacturing method to improve a process window and an overlay margin for the purpose of downsizing and enhancing the reliability of a DRAM capacitor.例文帳に追加

DRAMキャパシタの小型化および信頼性の向上を目的としてプロセスウインドウおよびオーバレイマージを改善する。 - 特許庁

Some storage data of the first and second tables in the DRAM is stored in the built-in SRAM 33 via burst transfer of the DRAM.例文帳に追加

内蔵ＳＲＡＭ３３には、ＤＲＡＭのバースト転送によってＤＲＡＭの第１と第２のテーブルの一部の格納データが格納される。 - 特許庁

When storing CMYK image data in a synchronous type DRAM 604, respective colors are allocated to the respective banks 0-3 of the synchronous type DRAM to be 1 color =1 bank.例文帳に追加

ＣＭＹＫ画像データを同期式ＤＲＡＭ６０４に格納する際に、各色を同期式ＤＲＡＭの各バンク０−３に割り当て、１色＝１バンクとする。 - 特許庁

To provide a DRAM multi-port storage which solves the problems peculiar to a DRAM.例文帳に追加

本発明は、ＤＲＡＭ特有の問題点を解決したＤＲＡＭ型のマルチポートメモリを提供することを目的とする。 - 特許庁

To minimize power consumption required for refreshing a DRAM in an electronic appliance operated according to a program stored in the DRAM.例文帳に追加

ＤＲＡＭに格納したプログラムに基づいて動作するような電子機器において、該ＤＲＡＭのリフレッシュを要する電力消費を極力抑制する。 - 特許庁

The DRAM 11, 12 have storage capacity of 1 mega-bits, and the DRAM 13 has storage capacity of 2 mega-bits.例文帳に追加

ＤＲＡＭ１１，１２は１メガビットの記憶容量を有し、ＤＲＡＭ１３は２メガビットの記憶容量を有している。 - 特許庁

The technology makes these DRAMs virtually immune to radiation-induced errors. 例文帳に追加

その技術により, これらの DRAM では宇宙線によるエラーは事実上起こらない - 研究社 英和コンピューター用語辞典

In such a case, a part of the DRAM macro may also be a logic macro cell.例文帳に追加

なお、ＤＲＡＭマクロの一部は、ロジックマクロセルであってもよい。 - 特許庁

A dual access DRAM includes first and second sets of data lines.例文帳に追加

デュアルアクセスＤＲＡＭは、第１および第２の組のデータラインを含む。 - 特許庁

METHOD AND SYSTEM FOR DYNAMICALLY REGULATING DRAM REFRESH RATE例文帳に追加

ＤＲＡＭリフレッシュレートを動的に調整するための方法及びシステム - 特許庁