DRAMを含む例文一覧と使い方
該当件数 : 1875件
To provide a semiconductor device which can prevent the deterioration of electric property between a storage electrode and a lower electrode connected to the electrode or the like in the process of annealing for crystallization and oxidation treatment of a capacitor dielectric film and its manufacturing method, in a semiconductor device having a DRAM storage element and its manufacturing method.例文帳に追加
ＤＲＡＭ型の記憶素子を有する半導体装置及びその製造方法に関し、キャパシタ誘電体膜の結晶化アニールや酸化処理の工程における蓄積電極とこれに接続される下部電極等との間の電気特性の劣化を防止しうる半導体装置及びその製造方法を提供する。 - 特許庁
A data shifter 20 shifts read-out data by N clock cycles (N is integer of 0 or more) of the internal test clock signal to output read-out data from the DRAM core MCR operating based on the internal test clock signal at the time of a test mode from the test pin terminal group TPG synchronizing with the external clock signal.例文帳に追加
データシフタ２０は、テストモード時においては内部テストクロック信号に基づいて動作するＤＲＡＭコアＭＣＲからの読出データを、外部クロックテスト信号に同期してテストピン端子群ＴＰＧから出力するために、読出データを内部テストクロック信号のＮクロックサイクル（Ｎは０以上の整数）だけシフトさせる。 - 特許庁
When the generation of the abnormal termination is determined in the step S14, a processing is advanced to a step S15, where the CPU restores a part corresponding to abnormally terminated files of the directory entry of the storage DRAM for FAT and FAT, and overwrites the directory entry and FAT of an information recording medium.例文帳に追加
ステップＳ１４において、異常終了が発生していたと判定された場合、処理はステップＳ１５に進み、ＣＰＵは、ＦＡＴ用保存ＤＲＡＭのディレクトリエントリとＦＡＴの異常終了されていたファイルに対応する部分を修復し、情報記録媒体のディレクトリエントリとＦＡＴを上書する。 - 特許庁
To reduce power consumption for deciding a logic level of a data bus supplied with the memory cell read-out data in a synchronous DRAM output circuit and to generate an output of a nearly source voltage level by latching the memory cell read-out data, generating a boosted voltage based on the latched data and driving an n-channel field effect transistor.例文帳に追加
シンクロナスＤＲＡＭの出力回路において、メモリセル読み出しデータが供給されるデータバスの論理レベルを確定するための消費電力を低減するとともに、メモリセル読み出しデータをラッチし、ラッチしたデータに基づいて昇圧された電圧を発生させてｎチャネル電界効果トランジスタを駆動することでほぼ電源電圧レベルの出力を発生できるようにする。 - 特許庁
A capacitor and a DRAM having this capacitor include a first layer 2 of a conductive doped perovskite material, a second layer 3 of an anti- conductive doped perovskite material, and a depletion layer 1 formed in the interface between the first and second layers made of the conductive perovskite material and constituting the insulating layer of the capacitor.例文帳に追加
キャパシタとこのようなキャパシタを有するＤＲＡＭは、導電性のドープされたペロブスカイト物質の第１の層２と、第１の層に接触する、反対導電型のドープされたペロブスカイト物質の第２の層３と、導電性ペロブスカイト物質の第１および第２の層の間の界面に形成され、キャパシタの絶縁体層である空乏層１とを有する。 - 特許庁
To reduce the development costs of a clock generation circuit CG and a synchronous DRAM or the like for mounting it and to shorten the development period by realizing the clock generation circuit CG whose basic constituting element is a DLL(delay locked loop) circuit provided with sufficiently high frequency accuracy and a sufficiently short lock-in cycle and provided with a wide movable frequency band.例文帳に追加
ＤＬＬ回路を基本構成要素とし、充分に高い周波数精度と充分に短いロックインサイクルとを有し、かつ広帯域の可動周波数帯域を有するクロック発生回路ＣＧを実現して、クロック発生回路ＣＧ及びこれを搭載するシンクロナスＤＲＡＭ等の開発費用を削減し、その開発期間を短縮する。 - 特許庁
For the logic part of a logic-DRAM mixed LSI, a plurality of contact holes 11a-11c, which reach the n+-type semiconductor layer constituting a source, and a plurality of contact holes 11d-11f, which reach the n+-type semiconductor region constituting a drain, are opened in the insulating layer made on the gate electrode 5 of a MISFET.例文帳に追加
ロジック−ＤＲＡＭ混載ＬＳＩのロジック部は、ＭＩＳＦＥＴのゲート電極５の上層に形成された絶縁層に、ソースを構成するｎ^+型半導体領域に達する複数のコンタクトホール１１ａ〜１１ｃと、ドレインを構成するｎ^+型半導体領域に達する複数のコンタクトホール１１ｄ〜１１ｆとが開孔される。 - 特許庁
In a DRAM, the channel length of an N channel MOS transistor 8 for giving ground potential VSS to a sense amplifier 50 to activate the amplifier 50 is made shorter than the channel lengths of N channel MOS transistors 53 and 54 included in the amplifier 50, and the gate potential of the transistor 8 in a standby mode is also mode negative potential VN.例文帳に追加
ＤＲＡＭにおいて、センスアンプ５０に接地電位ＶＳＳを与えて活性化させるためのＮチャネルＭＯＳトランジスタ８のチャネル長をセンスアンプ５０に含まれるＮチャネルＭＯＳトランジスタ５３，５４のチャネル長よりも短くするとともに、スタンバイ時におけるＮチャネルＭＯＳトランジスタ８のゲート電位を負電位ＶＮにする。 - 特許庁
To provide a method of manufacturing a semiconductor device with little bonding leakage current of a defective reason by reducing a crystal defect without heat treating at a high temperature for a long time and to provide the method of manufacturing the semiconductor device suitable to improve information maintenance property of a DRAM by this or to reduce the current at the standby time of an SRAM.例文帳に追加
高温で長時間の熱処理を行うことなく、結晶欠陥を低減することによって、欠陥起因の接合リーク電流の少ない半導体装置の製造方法を提供し、これによってＤＲＡＭの情報保持特性を改善し、或いはＳＲＡＭの待機時電流を低減するために好適な半導体装置の製造方法を提供する。 - 特許庁
When a user operates a prescribed key of an operation part 19 during data recording to instruct partial deletion of an offset time, data recorded until the time are deleted backward by the offset time before the data are supplied from a DRAM (a first storing means) 13 to a mini-disk (a second storing means) 90 so that the data are not recorded in the mini-disk.例文帳に追加
データ記録中にユーザが操作部１９の所定キーを操作してオフセット時間の部分削除を指示した場合に、その時点まで記録したデータをＤＲＡＭ（第１の記憶手段）１３からミニディスク（第２の記憶手段）９０に供給する前に、オフセット時間だけ遡って削除し、ミニディスクには記録しないようにする。 - 特許庁
To thin a light-shielding layer (i.e., to thin a light-shielding film and a transfer pattern) necessary for generations of DRAM half-pitch (hp) 45 nm and after in a semiconductor design rule, especially for a generation of hp 32-22 nm, as to a photomask blank to be used for manufacturing a photomask for ArF eximer laser exposure.例文帳に追加
ＡｒＦエキシマレーザー露光用フォトマスクを作製するために用いられるフォトマスクブランクに関し、半導体デザインルールにおけるＤＲＡＭハーフピッチ（ｈｐ）４５ｎｍ以降の世代、特にｈｐ３２−２２ｎｍ世代に必要な遮光層の薄膜化（ひいては遮光膜、転写パターンの薄膜化）を目的とする。 - 特許庁
Image data continuously obtained through a CCD 23 are stored in predetermined volume into a buffer memory (DRAM 31) as frame images of a motion picture and when a photographing timing is instructed, a series of frame images including frame images stored in the buffer memory a predetermined before are stored in a memory 38 as motion picture data.例文帳に追加
ＣＣＤ２３を通じて連続的に得られる画像データを動画のフレーム画像としてバッファメモリ（ＤＲＡＭ３１）に所定容量分記憶し、撮影タイミングが指示されたときに、その所定時間前にバッファメモリに記憶されたフレーム画像を含む一連のフレーム画像を動画データとしてメモリ３８に記録する。 - 特許庁
To provide a method of manufacturing semiconductor device which is suitable for improvement in the information storing characteristic of a semiconductor device such as DRAM and SRAM or the like through reduction of a junction leak current resulting from a defect, by processing vacant hole defect remaining in the source-drain diffusing layer.例文帳に追加
ソース・ドレイン拡散層に残留する空孔欠陥に対する処理を行うことにより、欠陥起因の接合リーク電流を低減する半導体装置の製造方法を提供し、これによってＤＲＡＭやＳＲＡＭ等の半導体記憶装置の情報保持特性を向上させるために好適な半導体装置の製造方法を提供する。 - 特許庁
A mode switching signal generating circuit 12 switching a non- volatile memory mode or a DRAM mode by a temperature detecting signal and an operation specifying signal 15 from a temperature detecting circuit 10 is formed on a chip, a mode of a ferroelectric memory circuit 14 is switched by a mode signal 13 from the mode switching signal generating circuit.例文帳に追加
温度検出回路１０からの温度検出信号と、動作指定信号１５により、不揮発性メモリモードとＤＲＡＭモードを切り替えるモード切り替え信号発生回路１２とがチップ上に形成され、前記モード切り替え信号発生回路からのモード信号１３により、強誘電体メモリ回路１４のモードを切り替える。 - 特許庁
After a protective film 6 has been formed on the first insulation film 4 in the DRAM circuit region 11 and on the logic circuit region 12, except a prescribed region 51 of the diffusion layer 5 formed on the periphery of a specified gate electrode 3a, a silicide layer 7 is formed above the prescribed region 51 by salicide method.例文帳に追加
ＤＲＡＭ回路領域１１に形成された第１の絶縁膜４上と、所定のゲート電極３ａの周辺に形成された拡散層５の所定領域５１を除いたロジック回路領域１２上に、保護膜６を形成した後、所定領域５１の上部にシリサイド層７をサリサイド法により形成する。 - 特許庁
At transfer of data between a host device 100 and an electronic disk sub-system SS, equipped with a memory part 121 constituted of a DRAM CRC is operated as error check, and the presence or absence of an error which is the CRC result is added to data as a flag bit constituted of one bit, and the data are transferred and stored in the memory part 121.例文帳に追加
上位装置１００と、ＤＲＡＭからなるメモリ部１２１を備えた電子ディスクサブシステムＳＳとの間でデータ転送を行う際に、エラーチェックとしてＣＲＣを行い、そのＣＲＣ結果であるエラーの有無を、1ビット構成のフラグビットとしてデータに付加して転送し、メモリ部１２１に格納する。 - 特許庁
A toll collection device 1 includes: a sensor 4 for detecting the power interruption of external power supplied from an outer part to the device 1; a CPU 2 for executing a computer program concerning the toll collection of a toll road; a DRAM 3 for storing the computer program and data generated by the CPU 2; and a DC power source 6 for generating DC power.例文帳に追加
本料金収受装置１に外部から供給される外部電力の停電を検出するセンサ４と、有料道路の料金収受に関するコンピュータプログラムを実行するＣＰＵ２と、コンピュータプログラムとＣＰＵ２により生成されるデータとを記憶するＤＲＡＭ３と、直流電力を生成する直流電源６とを備えている。 - 特許庁
In a VPP generating circuit of DRAM, when a boosting potential VPP is lower than a target potential VT' (=VCC), a standby detector 5 sets a signal ϕ5 to an 'H' level, a standby detector 3 is made inactive, a VPP-VCC direct coupled circuit 6 is made active and a boosting potential VPP line and a power supply potential VCC line are coupled.例文帳に追加
ＤＲＡＭのＶＰＰ発生回路において、スタンバイディテクタ５は、昇圧電位ＶＰＰが目標電位ＶＴ′（＝ＶＣＣ）よりも低い場合は、信号φ５を「Ｈ」レベルにし、スタンバイディテクタ３を非活性化させるとともにＶＰＰ−ＶＣＣ直結回路６を活性化させて、昇圧電位ＶＰＰのラインと電源電位ＶＣＣのラインとを結合させる。 - 特許庁
A perfect printing mechanism part 15 has a paper reversing part 16 reversing a printing paper sheet to feed it to a printing part formed out of a dram unit 10 and a fixing device 11, a retreating part 17 temporarily retreating at least one printing paper whose one side has been printed, and two separators 181, 182 for switching a conveyance path of the printing paper.例文帳に追加
両面印刷機構部１５は、ドラムユニット１０と定着器１１からなる印刷部に印刷用紙を反転して供給するための用紙反転部１６と、片面印刷の終了した印刷用紙を一時的に少なくとも１枚以上待避させる待避部１７と、印刷用紙の搬送経路を切替えるための２つのセパレータ１８１，１８２とを有している。 - 特許庁
This semiconductor device 100 includes: a first transistor 120 formed in the DRAM region 200, and including a first source/drain region 126 containing arsenic and phosphorus as impurities; and a second transistor 140 formed in the logic region 210, and including a second source/drain region 146 containing at least arsenic as an impurity.例文帳に追加
半導体装置１００は、ＤＲＡＭ領域２００に形成され、不純物としてヒ素とリンとを含む第１のソースドレイン領域１２６を含む第１のトランジスタ１２０と、ロジック領域２１０に形成され、不純物として少なくともヒ素を含む第２のソースドレイン領域１４６を含む第２のトランジスタ１４０とを含む。 - 特許庁
To overcome the problem with an apparatus for forwarding packets, wherein a latency to BANK active, read command input, and data output, and a BANK precharge after data transfer are required for accessing data when the apparatus uses a versatile DRAM memory of low bit unit price and large capacity for achieving high-speed access of forwarding information stored in a storage apparatus, and as a result, the transfer efficiency of data is not raised.例文帳に追加
フォワーディング処理を行う装置は記憶装置に格納されたフォワーディング情報の高速アクセスを実現するために大容量でビット単価が安価な汎用のＤＲＡＭメモリ使用する場合にはデータをアクセスするためにＢＡＮＫアクティブ、リードコマンド入力、データ出力までのレイテンシーおよびデータ転送後のＢＡＮＫプリチャージが必要となりデータの転送効率が上がらないことが課題となる。 - 特許庁
The semiconductor device further integrating and systemizing a plurality of integrated circuits different in functions such as a dram block 1, a logic circuit block 2 and an analog circuit block 3 is provided with a test control circuit 4 controlling input of a test signal to each integrated circuit, and a fuse programming circuit block 5 restricting the input of the test signal to each integrated circuit from the test control circuit 4.例文帳に追加
ＤＲＡＭブロック１、論理回路ブロック２、アナログ回路ブロック３など機能の異なった複数の集積回路をさらに集積してシステム化した半導体装置であって、各々の集積回路へのテスト信号の入力を制御するテストコントロール回路４と、このテストコントロール回路４から各集積回路へのテスト信号の入力を所定の集積回路の１つに限定するヒューズプログラミング回路ブロック５とを設ける。 - 特許庁
More specifically, the synchronous DRAM includes: a memory array containing at least first and second column blocks being divided by a column address; the first bit line sense amplifier being composed so that data outputted from the first column block of the memory cell array are sensed; and a second bit line sense amplifier being composed so that data outputted from the second column block are sensed.例文帳に追加
より具体的に、同期式ＤＲＡＭはカラムアドレスにより分けられる少なくとも第１カラムブロックと第２カラムブロックとを含むメモリセルアレイ、メモリセルアレイの第１カラムブロックから出力されるデータをセンシングするように構成された第１ビットラインセンスアンプ及びメモリセルアレイの第２カラムブロックから出力されるデータをセンシングするように構成される第２ビットラインセンスアンプを含む。 - 特許庁
The method for producing favorably flavored corn powder comprises the following process: heating corn kernels or corn paste so as to have a cooking value of 18-60 followed by subjecting the heated corn kernels or corn paste to vacuum freeze drying or to drying with a vacuum dram dryer, and pulverizing the dried corn kernels or corn paste so as to have a n-hexanal content of <2.0 ppm.例文帳に追加
コーンカーネル或いはコーンペーストをクッキング・バリューが１８〜６０となるように加熱処理後、真空凍結乾燥或いは真空ドラムドライヤー乾燥させ粉末化しｎ−ヘキサナール含量２．０ｐｐｍ未満とすることを特徴とする茹でとうもろこし風味の付与された風味良好なコーンパウダーの製造方法；前記方法により得られる茹でとうもろこし風味の付与された風味良好なコーンパウダー；並びに前記方法により得られる茹でとうもろこし風味の付与された風味良好なコーンパウダーを用いた食品を提供する。 - 特許庁
As in the above mentioned case, suffering losses as a result of the Asian financial crisis, Korean semiconductor company Hynix Semiconductor was granted certain subsidies including new loans and debt relief by financial institutions, including banks managed by the Korean Government. Concerned that DRAMs produced by Hynix was causing injury to domestic industry in Japan, Elpida Memory Inc. and Micron Japan, Ltd. submitted a petition to the Government of Japan on June 16, 2004, requesting that countervailing duties be imposed upon Korean imports of DRAMs.例文帳に追加
上記と同様、アジア通貨危機を機に深刻な経営危機に陥った韓国ハイニックス社が、韓国政府系金融機関から新規融資、債務免除等の支援措置を受けて、DRAMを輸出したことにより、国内産業に損害を与えている疑いがあるとして、2004年６月16日、我が国半導体企業２社（エルピーダメモリ株式会社及びマイクロンジャパン株式会社）から相殺関税課税申請が提出された。 - 経済産業省
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
