「DRAM」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

NON-VOLATILE DRAM WITH FLOATING GATE AND ITS OPERATING METHOD例文帳に追加

フローティングゲートを有する不揮発性ＤＲＡＭ及び動作方法 - 特許庁

To provide an embedded DRAM logic type semiconductor device where a DRAM device and a logic device are formed on the same semiconductor substrate, and a process for manufacturing an embedded DRAM logic type semiconductor device in which a step between a DRAM region and a logic region is relaxed.例文帳に追加

同一の半導体基板上にＤＲＡＭデバイスとロジックデバイスとが形成された、ＤＲＡＭ混載ロジック型の半導体装置において、ＤＲＡＭ領域とロジック領域との段差を緩和するＤＲＡＭ混載ロジック型の半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To provide a method of manufacturing a DRAM device having an SOI structure.例文帳に追加

ＳＯＩ構造を有するＤＲＡＭ装置及びその製造方法を提供する。 - 特許庁

To reduce power consumption during auto-refresh of a DRAM.例文帳に追加

ＤＲＡＭの自動リフレッシュの間における消費電力を削減する。 - 特許庁

Countervailing Measures by the United States and EU on Korean DRAMs (DS296, DS299)例文帳に追加

米国及びEUによる韓国産DRAMに対する相殺関税措置（DS296，DS299） - 経済産業省

To further miniaturize a twin-cell-style DRAM cell because the twin-cell-style DRAM cell requires a large area relative to a general single-cell-style DRAM.例文帳に追加

ツインセル方式のＤＲＡＭは一般的なシングルセル方式のＤＲＡＭに比べて大きな面積を必要とするため、ツインセル方式のＤＲＡＭセルのさらなる微細化を図る。 - 特許庁

In the case of outputting a 2nd synchronous DRAM packet stream from a 1st synchronous DRAM, the 1st synchronous DRAM outputs a data enable signal synchronously with the packet stream.例文帳に追加

第１のシンクロナスＤＲＡＭから第２のシンクロナスＤＲＡＭパケット列を出力する際に、第１のシンクロナスＤＲＡＭは、パケット列に同期してデータイネーブル信号を出力する。 - 特許庁

The DRAM access circuit 110 uses write address data WA generated by an address generating circuit 180 and an adder circuit 182 to access the DRAM 10 and to write the supplied data to the DRAM 10.例文帳に追加

ＤＲＡＭアクセス回路１１０では、アドレス発生回路１８０及び加算回路１８２によって生成される書き込みアドレスデータＷＡを用いてＤＲＡＭ１０にアクセスし、供給された上記データをＤＲＡＭ１０に書き込む。 - 特許庁

Meanwhile, the memory expansion substrate 20 is provided with a DRAM 21 for expanding the memory capacity of the DRAM 11 of a standard specification and a super capacitor C21 for backing up the DRAM 21.例文帳に追加

一方、メモリ増設基板２０は、標準仕様のＤＲＡＭ１１のメモリ容量を増設するためのＤＲＡＭ２１と、そのＤＲＡＭ２１のバックアップを図るスーパーキャパシタＣ２１とを備えている。 - 特許庁

To speed up the whole device and reduce cost in a semiconductor device having DRAM(SOC) in which a DRAM section and a logic section are provided on one substrate while the DRAM section has sufficient features.例文帳に追加

ＤＲＡＭ部及びロジック部を同一基板上に形成したＤＲＡＭ混載半導体装置（ＳＯＣ）において、素子全体の高速化を図りつつ、ＤＲＡＭ部においても必要十分な特性を有するＳＯＣを低コストに提供する。 - 特許庁

In the case of recording a module sent by carousel in a DRAM 17a, the DRAM 17a records a newly received module without deleting the module having already been recorded in the DRAM 17a at the time of switching the carousel.例文帳に追加

カルーセル伝送されたモジュールをＤＲＡＭ１７ａに記録する際、カルーセルの切り替え時にＤＲＡＭ１７ａに既に記録されているモジュールを消去することなく、新たに入力されたモジュールを記録する。 - 特許庁

The PDPRAM (partial dual port random access memory) 20 is composed of a clock synchronization SRAM (static random access memory) interface (IF) 21, a DRAM cell array 22, a dual port DRAM cell array 23, and a DRAM cell array 24.例文帳に追加

ＰＤＰＲＡＭ２０は、クロック同期ＳＲＡＭインタフェース（ＩＦ）２１と、ＤＲＡＭセルアレイ２２と、デュアル・ポートＤＲＡＭセルアレイ２３と、ＤＲＡＭセルアレイ２４とから構成されている。 - 特許庁

To provide a DRAM cell with a floating gate storing the state of the DRAM cell in a power-off state and in a power-on or power-restored state, restoring the state from the gate onto the DRAM cell.例文帳に追加

電力停止の場合にＤＲＡＭセルの状態を記憶し、電力投入又は電力回復の場合にゲートからＤＲＡＭセル上にこの状態を回復するフローティングゲートを有するＤＲＡＭセルを提供する。 - 特許庁

In order to reduce power consumption consumed by the DRAM, the DRAM is put in a mode which automatically transits to a power-saving precharge mode when the automatic refreshment of the DRAM is finished.例文帳に追加

ＤＲＡＭはまた、ＤＲＡＭによる電力消費をさらに低減するために、ＤＲＡＭが自動リフレッシュの終了時に低電力プレチャージモードに自動的に遷移するモードに置かれ得る。 - 特許庁

When erasing the image data after reading them from the DRAM, the stored image data in the DRAM are read out, the read image data in the DRAM are erased after reading is completed, and a result of the erasure is notified to the ASIC.例文帳に追加

画像データの消去をＤＲＡＭ読み出し後に行う場合は、保存したＤＲＡＭ内の画像データを読み出し、読み出し終了後にＤＲＡＭ内の読み出した画像データを消去し、消去結果をＡＳＩＣに通知する。 - 特許庁

The mask data and the cross-sections of the 2T and 2C DRAM cell and those of the 1T DRAM cells are mutually fully compatible except for a diffused connection section where the two memory nodes of the two 1T DRAM cells are connected.例文帳に追加

２Ｔ ２Ｃ ＤＲＡＭセルおよび１Ｔ ＤＲＡＭセルのマスク・データおよび断面は、これら２つの１Ｔ ＤＲＡＭセルの２つの記憶ノードを接続する拡散接続部を除き、互いに完全に適合する。 - 特許庁

A DRAM region 122 is included in the chip region 121, the first CMP monitor pattern 127B is formed near the DRAM region, and the second CMP monitor pattern 127C is formed apart form the DRAM region.例文帳に追加

チップ領域１２１にはＤＲＡＭ領域１２２を含み、第１ＣＭＰモニタパターン１２７ＢはＤＲＡＭ領域の近傍に、第２ＣＭＰモニタパターン１２７ＣはＤＲＡＭ領域から離れた位置に形成されている。 - 特許庁

To provide an SOC at a low cost where the entire element is sped up with a sufficient characteristics at a DRAM part, related to a DRAM mixed semiconductor device (SOC) where a DRAM part and a logic part are formed on the same substrate.例文帳に追加

ＤＲＡＭ部及びロジック部を同一基板上に形成したＤＲＡＭ混載半導体装置（ＳＯＣ）において、素子全体の高速化を図りつつ、ＤＲＡＭ部においても必要十分な特性を有するＳＯＣを低コストに提供する。 - 特許庁

For example, when the temporal length of the designated repetitive playback section is shorter than the temporal length of the prescribed storage capacity of the DRAM 12, repetitive playback processing within the DRAM using recorded data once accumulated in the DRAM 12 is performed.例文帳に追加

例えば、指定繰り返し再生区間の時間的長さが、ＤＲＡＭ１２の所定記憶容量分の時間的長さよりも短いときには、ＤＲＡＭ１２内に一度溜め込まれた記録データを用いたＤＲＡＭ内繰り返し再生処理を実行する。 - 特許庁

When image data in the DRAM 122 is erased before it is read out therefrom, data in the DRAM 122 is entirely overwritten by white data [0] and the memory in the DRAM 122 is read out.例文帳に追加

ＤＲＡＭ１２２内の画像データの消去をＤＲＡＭ１２２読み出し前に消去する場合は、ＤＲＡＭ１２２内のデータをすべて白データ［０］で上書きして消去し、ＤＲＡＭ１２２内のメモリを読み出す。 - 特許庁

When erasing the image data before reading them from the DRAM, the stored image data in the DRAM are erased, a result of the erasure is notified to an ASIC, and the image data in the DRAM are then read out.例文帳に追加

画像データの消去をＤＲＡＭ読み出し前に行う場合は、保存したＤＲＡＭ内の画像データを消去し、消去結果をＡＳＩＣに通知した後、ＤＲＡＭ内の画像データを読み出す。 - 特許庁

A display FIFO module 12 brings out requests of low precedence and high precedence to a DRAM controller sequencer 22, for loading display data to be transmitted to a display device 26 on the FIFO.例文帳に追加

表示FIFOモジュールは、表示装置に転送する表示データをFIFOにロードするため、DRAMアクセスを要求する低優先度および高優先度リクエストをDRAMコントローラ・シーケンサに発行する。 - 特許庁

When performing conversion processing of image data inputted from a reading section, the image data are stored in a DRAM and before reading the image data from the DRAM, it is selected whether or not the image data in the DRAM are to be erased.例文帳に追加

読取部から入力された画像データの変換処理を行う際にＤＲＡＭに画像データを保存し、ＤＲＡＭ内の画像データの消去をＤＲＡＭ読み出し前に消去するか否かを選択する。 - 特許庁

The image forming device saves image data transferred from MEM-C67 in a DRAM and chooses between the erasure and nonerasure of the image data in the DRAM before the reading of the DRAM.例文帳に追加

ＭＥＭ−Ｃ６７より転送された画像データをＤＲＡＭに保存し、ＤＲＡＭ内の画像データの消去をＤＲＡＭ読み出し前に消去するか否かを選択する。 - 特許庁

To provide an arbiter circuit for arbitrating two conditions based on control condition of refresh speed in a DRAM device and access operation condition for the DRAM device to control refresh speed by processing in the DRAM device.例文帳に追加

ＤＲＡＭ装置内の処理によってリフレッシュ速度を制御するため、ＤＲＡＭ装置でのリフレッシュ速度の制御状況とＣＰＵのＤＲＡＭ装置に対するアクセス動作状況とに基づいて二つの状況を調停するための調停回路を備えさせなればならない。 - 特許庁

The recorder CPU 14 transfers the sequence data stored in the DRAM 62 to the SDRAMs 64, 66 to be retreated, and stores the sound data of a part to be waveform edited into the DRAM 62, and performs the waveform editing work by using the DRAM 62 as a work area.例文帳に追加

レコーダＣＰＵ１４は、編集モード時に、ＤＲＡＭ６２に格納されているシーケンスデータをＳＤＲＡＭ６４，６６に転送して待避させ、波形編集する部分の音データをＤＲＡＭ６２に格納し、該ＤＲＡＭ６２を作業領域として、波形編集処理を実行する。 - 特許庁

A control circuit 4 for controlling an operation mode in the test for the logic circuit 2 and the DRAM 3 is provided on the same chip mounted with the logic circuit 2 and the DRAM 3, a scanning test mode is set in the burn-in test in the logic circuit 2, a burn-in test mode is set therein in the DRAM 3.例文帳に追加

ロジック回路２とＤＲＡＭ３が搭載される同一チップ上に、これらの試験時の動作モードを制御するためのコントロール回路４を設け、バーンイン試験時には、ロジック回路２についてはスキャン試験モードに設定させ、ＤＲＡＭ３についてはバーンイン試験モードに設定させる。 - 特許庁

When access crossing the page border between a plurality pages of DRAM in storing in the DRAM 7 occurs, data in a boundary area BA of one page is stored in the built-in memory 16 and data of other page is stored in other page of DRAM.例文帳に追加

ＤＲＡＭ７への格納の際にＤＲＡＭの複数のページ間のページ境界を横断するアクセスが発生する場合に、一方のページの境界領域ＢＡのデータは内蔵メモリ１６に格納され、他方のページのデータはＤＲＡＭの他方のページに格納される。 - 特許庁

To provide a high-density high-speed dynamic random access memory(DRAM) by satisfying the cut-off characteristics of transistors and high-level write compensation in the memory cell area of the DRAM and, at the same time, improving transistor driving forces in the peripheral circuit area of the DRAM.例文帳に追加

本発明は、ＤＲＡＭのメモリセル領域におけるトランジスタのカットオフ特性とハイレベルの書き込み補償を満足するとともに周辺回路領域のトランジスタの駆動力を向上させて、高密度高速ＤＲＡＭの実現を図る。 - 特許庁

When recording is performed for the BD, scramble is performed for data input from the outside and the data is stored temporarily in the DRAM 4, data is read out from the DRAM 4, error correction code addition is performed, data is read out from the DRAM 4 and interleave is performed on the SRAM 6, modulated, and recorded in the optical disk.例文帳に追加

ＢＤに記録する場合には、外部から入力されたデータにスクランブルを施して一旦ＤＲＡＭ４に記憶し、ＤＲＡＭ４からデータを読み出して誤り訂正符号付加を行い、ＤＲＡＭ４からデータを読み出してＳＲＡＭ６上でインタリーブを行い、変調して光ディスクに記録する。 - 特許庁

To efficiently enable connection of power source lines of a DRAM placed in an upper layer to power source lines of a DRAM placed in a lower layer and in proper density without constraint of wiring while using the DRAM as cache memory.例文帳に追加

ＤＲＡＭをキャッシュメモリとして用いながらも、上層側に配線されるＤＲＡＭの電源線を、下層側に配設されるＤＲＡＭの電源線に対して、配線の制約を受けることなく、効率よく適正な密度で接続することができる半導体集積回路を提供する。 - 特許庁

To provide a 2-port DRAM cell consisting of a 2T and 2C (2-transistor and 2-trench-capacitor) DRAM cell formed by combining two 1T (1-transistor and 1-capacitor) DRAM cells.例文帳に追加

２つの１Ｔ ＤＲＡＭセル（１トランジスタ・１コンデンサ型ＤＲＡＭセル）を接続した２Ｔ ２Ｃ（２つのトランジスタおよび２つのトレンチ・コンデンサ）ＤＲＡＭセルからなる２ポートＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）セルを提供すること。 - 特許庁

Then, in the individual inspection of the system LSI 102, data bus of the DRAM 104 is put into a high impedance state or the DRAM 104 is shifted to a deep power down mode or the like so that the DRAM 104 does not have an adverse influence.例文帳に追加

そして、システムＬＳＩ１０２の個別検査時において、ＤＲＡＭ１０４が悪影響を与えないように、ＤＲＡＭ１０４のデータバスをハイインピーダンス状態とする、あるいは、ＤＲＡＭ１０４をディープパワーダウンモード等に移行させる。 - 特許庁

When periodic DRAM access of picture data (photographic moving picture data or the like) from a picture input section 113 is guaranteed for the DRAM of the picture memory 115, refreshing is not performed, and when such periodic DRAM access is not guaranteed, refreshing is performed.例文帳に追加

画像メモリ１１５のＤＲＡＭに対して画像入力部１１３からの画像データ（撮影動画データなど）周期的なＤＲＡＭアクセスが保証されていればリフレッシュを非実施とし、そのような周期的なＤＲＡＭアクセスが保証されていなければリフレッシュを実施するよう制御する。 - 特許庁

A memory controller 193 in a printing apparatus 10 makes refresh requests to each DRAM device (15, 16) at standard intervals of 78 μs, and as to four DRAM devices (15, 16), staggers the timing of refresh requests to the respective DRAM devices by 1.95 μs.例文帳に追加

印刷装置１０内のメモリコントローラ１９３は、１つのＤＲＡＭデバイス（１５，１６）についてみると、標準的な７８μｓの間隔でリフレッシュを要求し、４つのＤＲＡＭデバイス（１５，１６）についてみると、そのリフレッシュ要求のタイミングをＤＲＡＭデバイス毎に１．９５μｓずつずらす。 - 特許庁

Because a DRAM 52 consumes less power than the flash ROM when the terminal voltage is such that corresponds to the storable state of the DRAM 52 even if the terminal voltage is short of a voltage corresponding to the storable state of the flash ROM, the DRAM can be maintained in the storable state.例文帳に追加

上記端子電圧がＦｌａｓｈＲＯＭの保存可能状態に対応する電圧より不足でもＤＲＡＭ５２の保存可能状態に対応する電圧にあれば、ＤＲＡＭは、ＦｌａｓｈＲＯＭよりも電力消費が少ないため、保存可能状態に維持される。 - 特許庁

The print controller comprises means for loading a program on the flash memory to a DRAM, means for executing the program on the DRAM, means for writing font information, or the like, in the flash memory, means for detecting disconnection of power supply, and means for writing the program on the DRAM back to the flash memory.例文帳に追加

フラッシュメモリ上のプログラムをＤＲＡＭへロードする手段、ＤＲＡＭ上でプログラムを実行する手段、フォント情報等をフラッシュメモリに書き込む手段、電源の切断を検出する手段、ＤＲＡＭ上のプログラムをフラッシュメモリへ書き戻す手段などから構成される。 - 特許庁

To solve the problem of a DRAM hybrid logic LSI being influenced by cobalt overreaction, due to heat treatment for forming a DRAM and a second heat treatment suppresses spikes from growing or cobalt from over-reacting, resulting in junction leakages or contact leakages by due to the influence of the heat treatment for forming the DRAM.例文帳に追加

ＤＲＡＭ混載ロジックＬＳＩでは、ＤＲＡＭ形成の熱処理によるコバルトの過剰反応の影響があり、第２の熱処理の際にスパイクの発生やコバルトの過剰反応が抑制されていて、ＤＲＡＭ形成の熱処理の影響により接合リークやコンタクトリークが生じる原因となる。 - 特許庁

To prevent the decrease of a data transfer speed depending upon a test data bus for single-DRAM-part evaluation and to suppress an increase in the number of pads for testing the single DRAM part as to the semiconductor storage device having an MPU and a secondary cache DRAM on one chip.例文帳に追加

ＭＰＵと２次キャッシュ用ＤＲＡＭとを１チップ化した半導体記憶装置において、ＤＲＡＭ部単体評価のためのテスト用データバスに基づくデータ転送速度の低下を防止し、ＤＲＡＭ部単体テスト用のパッド数の増加を抑制する。 - 特許庁

In the case of outputting a packet stream from the 1st synchronous DRAM, when the 2nd synchronous DRAM is not in ready, the row and column addresses of the 1st synchronous DRAM are returned to addresses where a transmission error takes place and the data are retransmitted.例文帳に追加

さらに、第１のシンクロナスＤＲＡＭからパケット列を出力する際に、第２のシンクロナスＤＲＡＭがレディ状態でなくなれば、第１のシンクロナスＤＲＡＭの行アドレスと列アドレスを、伝送エラーが生じたアドレスに戻し、データを再送する。 - 特許庁

a British imperial capacity measure (liquid or dry) equal to 1/60th fluid dram or 0.059194 cubic centimeters 例文帳に追加

英国制定の容量測定単位（液体または乾物）で1/60液量ドラムや0.059194立方センチメートルに同じ - 日本語WordNet

"Homura tatsu (Standing Flame) (NHK Taiga drama series)"(1993, NHK Taiga dram series from July 1993 - March 1994, portrayed by Yosuke SAITO). 例文帳に追加

『炎立つ(NHK大河ドラマ)』（1993年NHK大河ドラマ7月～翌年3月）演：斉藤洋介 - Wikipedia日英京都関連文書対訳コーパス

The region averaging circuit 31 averages the entire pseudo black pixel data stored in the DRAM 27.例文帳に追加

領域平均化回路３１はＤＲＡＭ２７に格納された全擬似黒色画素データを平均化する。 - 特許庁

A semiconductor memory 8 includes a DRAM 9, a flash memory 11, and a transfer control circuit 12.例文帳に追加

半導体メモリ８は、ＤＲＡＭ９、フラッシュメモリ１１および転送制御回路１２を含む。 - 特許庁

To prevent crosstalk noise between adjacent bit lines in a dual port DRAM.例文帳に追加

デュアルポートＤＲＡＭにおいて隣接するビット線間でのクロストークノイズを防止する。 - 特許庁