「FET element」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The semiconductor element includes a 1st FET Q10, a 2nd FET Q20 and one package.例文帳に追加

第１のＦＥＴＱ１０と、第２のＦＥＴＱ２０と、１つのパッケージ１とを含む。 - 特許庁

To realize an FET amplifier circuit in which an FET amplifier element has further improved switching speed.例文帳に追加

ＦＥＴ増幅素子のスイッチング速度をより高速化したＦＥＴ増幅回路を実現する。 - 特許庁

A pixel circuit 12 is composed of a capacitor 9, an inverter 1, an FET 2, an FET 3, an FET 4, a light emitting element 5 composed of a light emitting diode, etc., an FET 6, an FET 7, a capacitor 9, and a capacitor 10.例文帳に追加

ピクセル回路１２は、キャパシタ９、インバータ１、ＦＥＴ２、ＦＥＴ３、ＦＥＴ４、発光ダイオード等による発光素子５、ＦＥＴ６、ＦＥＴ７、キャパシタ９、キャパシタ１０で構成される。 - 特許庁

METHOD OF MANUFACTURING CHIP AND FET (TRANSISTOR HAVING DIELECTRIC STRESSOR ELEMENT)例文帳に追加

チップ、ＦＥＴ製造方法（誘電体ストレッサ要素を有するトランジスタ） - 特許庁

FET CHEMICAL SENSOR USING CARBON ELEMENT LINEAR STRUCTURE例文帳に追加

炭素元素線状構造体を用いた電界効果トランジスタ化学センサー - 特許庁

The driving circuit has electronic loadings 1 to 4 having an FET as a main element.例文帳に追加

駆動回路は、ＦＥＴを主素子とする電子負荷１〜４を有する。 - 特許庁

The temperature of the element is also detected by means of the threshold voltage of the FET 3.例文帳に追加

また、ＦＥＴ３のしきい値電圧より素子温度を検出する。 - 特許庁

The element isolation region 50 is provided around the FET 40.例文帳に追加

ＦＥＴ４０の周囲には、素子分離領域５０が設けられている。 - 特許庁

ORGANIC ELEMENT, ORGANIC EL ELEMENT, ORGANIC SOLAR CELL, ORGANIC FET STRUCTURE AND MANUFACTURING METHOD OF ORGANIC ELEMENT例文帳に追加

有機素子、有機ＥＬ素子、有機太陽電池、及び、有機ＦＥＴ構造、並びに、有機素子の製造方法 - 特許庁

To obtain a simple manufacturing method of a high-performance J-FET element by forming the N-channel type J-FET element in a P-well region, and by so forming the respective regions of an NPN transistor as to use the P-well region in common with the J-FET element.例文帳に追加

Ｐウェル領域内にＮチャネル型のＪ−ＦＥＴ素子を形成し、且つＮＰＮトランジスタの各領域を共用して形成することにより、高性能のＪ−ＦＥＴ素子を簡素な製造工程で形成すること。 - 特許庁

The switching element includes a shunt FET 1A inserted in series with a shunt circuit and a series FET 1B inserted in series with a series circuit.例文帳に追加

シャント回路に直列挿入されたシャントＦＥＴ１Ａと、シリーズ回路に直列挿入されたシリーズＦＥＴ１Ｂとを備える。 - 特許庁

It is also preferable that the resistive loss element is a thin-line linear resistor 2 on the metal layers 3, 4 of the power distribution structure or a FET resistor.例文帳に追加

抵抗性損失素子は、電力分配構造の金属層(3,4)上の細いラインの線形抵抗(2)か、または、FETの抵抗とするのが好ましい。 - 特許庁

A resistive element is connected between a control voltage application terminal and a connection point between a FET of an on state and the FET of an off state.例文帳に追加

制御電圧印加端子と、オン状態のＦＥＴとオフ状態のＦＥＴの接続点との間に、抵抗素子を接続する。 - 特許庁

This may apply on the construction of an electronic component in the test piece, for example, an active element such as an resistor, capacitor, inductor, and FET.例文帳に追加

前記試料内での電子部品-たとえばレジスタ、キャパシタ、インダクタ、及びFETのような能動素子-の構成についても教示する。 - 特許庁

Finally, a step 104 computes Z parameter Z^(DEV) of an intrinsic element FET by using S parameter S of the functional circuit DUT and the hybrid parameter A.例文帳に追加

最後に、ステップ１０４において、機能回路DUTのSパラメータS及びハイブリッドパラメータAを用いて真性素子FETのZパラメータZ^(DEV)を演算する。 - 特許庁

STRUCTURE OF SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD OF SEMICONDUCTOR RESISTOR ELEMENT AND FET SWITCH CIRCUIT例文帳に追加

半導体素子の構造、半導体抵抗素子の製造方法およびＦＥＴスイッチ回路 - 特許庁

A protection circuit 1 comprises an FET 3, a resistive element 5, a Zener diode 7, and an energizing element 20.例文帳に追加

保護回路１は、ＦＥＴ３、抵抗素子５、ツェナーダイオード７及び通電素子２０を備える。 - 特許庁

In a pixel structure, a switching FET 201 and a current control FET 202 are formed on a single-crystal semiconductor substrate 11 and an EL element 203 is electrically connected to the current control FET 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

This device is provided with a pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a single crystal semiconductor substrate 11 and an EL(electroluminescent) element 203 is connected electrically to the FET for current control 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

This device is provided with a pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a substrate 11 and an EL(electroluminescent) element 203 is connected electrically to the FET for current control 202.例文帳に追加

基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

An electronic device is provided with pixel structure in which an FET for switching 201 and an FET for current control 202 are formed on a single crystal semiconductor substrate 11, and an EL element 203 is connected electrically to the FET for current control 202.例文帳に追加

単結晶半導体基板１１上にスイッチング用ＦＥＴ２０１及び電流制御用ＦＥＴ２０２を形成し、電流制御用ＦＥＴ２０２にＥＬ素子２０３が電気的に接続された画素構造とする。 - 特許庁

Then, no switching element is arranged between the FET 50 and an output terminal OUT and a switching FET 40 is arranged between the FET 50 and a power supply VDD.例文帳に追加

そして、定電流ＦＥＴ５０と出力端子ＯＵＴとの間にスイッチング素子を配置せず、定電流ＦＥＴ５０と電源ＶＤＤとの間にスイッチＦＥＴ４０を配置する。 - 特許庁

The drain D of the first FET 1 is directly connected with the source S of the second FET 2 without being interposed by another inductance element, etc., and the gate length Lg2 of the second FET 2 is formed longer than the gate length Lg1 of the first FET 1.例文帳に追加

この第１ＦＥＴ１のドレインＤと第２ＦＥＴ２のソースＳとが他のインダクタンス素子などを介さず直接に接続され、かつ、第２ＦＥＴ２のゲート長Ｌｇ２が第１ＦＥＴ１のゲート長Ｌｇ１よりも長く形成されている。 - 特許庁

Then, a protection IC element 51, an FET element 52, a PTC element 53 and a resistance element for model discrimination 54 are embedded in the insulating layer 23.例文帳に追加

そして絶縁層２３内に、保護ＩＣ素子５１、ＦＥＴ素子５２、ＰＴＣ素子５３、機種判別用抵抗素子５４が埋設されて構成されている。 - 特許庁

The amplifier 11 includes a field effect transistor (FET) as an amplifying element.例文帳に追加

増幅器１１は、増幅素子としての電界効果トランジスタ（ＦＥＴ）を有する。 - 特許庁

The element can actualize spin FET at a room temperature although no half metal is used.例文帳に追加

この素子は、ハーフメタルを用いてないにも拘らず、室温でスピンＦＥＴを実現することができる。 - 特許庁

Further, the resistive element is connected between a source terminal and a drain terminal of the FET of an off state.例文帳に追加

さらにオフ状態のＦＥＴのソース端子とドレイン端子との間に抵抗素子を接続する。 - 特許庁

An FET acts as an element for controlling the turning on/off of the switching converter.例文帳に追加

ＦＥＴは、このスイッチングコンバータをオン／オフ制御する素子として作用する。 - 特許庁

To promote heat release of an FET element prepared in a circuit board used for a battery pack.例文帳に追加

電池パックに用いる回路基板に設けられたＦＥＴ素子の放熱を促進させる。 - 特許庁

To execute the proper on/off control of a switching element such as an FET or the like with only the secondary side of the transformer.例文帳に追加

トランスの二次側のみで、ＦＥＴ等のスイッチング素子の適正なオン／オフ制御を行う。 - 特許庁

To improve a leakage current characteristic at or below the threshold of a trench discrete type FET element.例文帳に追加

トレンチ分離型ＦＥＴ素子の閾値以下の漏洩電流特性を改善すること。 - 特許庁

The series circuit of the MOS-FET and a capacitor is connected to the base of a switching element.例文帳に追加

そしてＭＯＳ−ＦＥＴとコンデンサの直列回路をスイッチング素子のベースに接続する。 - 特許庁

To provide a method for manufacturing a high density integrated circuit containing an Fin FET element etc.例文帳に追加

ＦｉｎＦＥＴ素子などを含む高密度集積回路を製造するための方法を提供する。 - 特許庁

The voltage charged to the capacitor 14 is applied between the gate-source of the P-type FET 6 through the path of the first rectifying element 15, first circuit element 7 and second circuit element 8, thereby turning on the P-type FET 6.例文帳に追加

したがって、コンデンサ１４に充電された電圧が第１の整流素子１５-第１の回路素子７−第２の回路素子８を介してＰ形ＦＥＴ６のゲート・ソース間に印加してオンする。 - 特許庁

To form a high-performance J-FET element in a simple manufacturing process by a method, wherein an N-channel J-FET element is formed in a P-type well region and the element is formed, using in common each region of an NPN transistor.例文帳に追加

Ｐウェル領域内にＮチャネル型のＪ−ＦＥＴ素子を形成し、且つＮＰＮトランジスタの各領域を共用して形成することにより、高性能のＪ−ＦＥＴ素子を簡素な製造工程で形成すること。 - 特許庁

A guiding element 3 is serially connected to the drain of a FET 2, and a capacitive element 3 is also parallelly connected to the serial connection of the FET 2 and the guiding element 3 to construct a resonance SPST switch 1.例文帳に追加

ＦＥＴ２のドレインに誘導素子３を直列接続すると共に、ＦＥＴ２と誘導素子３との直列接続に対して容量素子４を並列接続し、共振型のＳＰＳＴスイッチ１を構成する。 - 特許庁

In the switching power supply device, an integrated circuit comprising a resistance element 24 and a capacitor 25 is arranged between a control winding 12c of a transformer 12 and a gate of FET 11 which is the main switching element, so that the gate voltage of the FET 11 can rise slowly, resulting in FET 11 activation being delayed.例文帳に追加

このスイッチング電源装置では、トランス１２の制御巻線１２ｃと主スイッチング素子であるＦＥＴ１１のゲートとの間に、抵抗素子２４およびコンデンサ２５からなる積分回路を設け、ＦＥＴ１１のゲート電圧の立上がりをなまらせて、ＦＥＴ１１がオンするのを遅延させる。 - 特許庁

To provide a spin element that allows improvement of polarizability, a magnetic sensor using the spin element, and a spin FET using the spin element.例文帳に追加

分極率を向上可能なスピン素子、及びこれを用いた磁気センサ及びスピンＦＥＴを提供する。 - 特許庁

In a lighting unit 50, heat generated at the chalk coil 52 is transmitted rapidly and securely to the nMOS-FET element 56 by arranging the nMOS-FET element 56 and the chalk coil 52 in the above manner.例文帳に追加

このようにｎＭＯＳ−ＦＥＴ素子５６とチョークコイル５２とを配置することにより、点灯ユニット５０では、チョークコイル５２で生じた熱が迅速且つ確実にｎＭＯＳ−ＦＥＴ素子５６に伝達される。 - 特許庁

To fabricate a high quality J-FET element by a simple manufacturing process by forming an N-channel type J-FET(junction field effect transistor) element in a P-well region, having each region of an NPN transistor for common use.例文帳に追加

Ｐウェル領域内にＮチャネル型のＪ−ＦＥＴ素子を形成し、且つＮＰＮトランジスタの各領域を共用して形成することにより、高性能のＪ−ＦＥＴ素子を簡素な製造工程で形成すること。 - 特許庁

A unit HBT and a unit FET are arranged to be adjacent to each other through an isolation region, and a base electrode of the unit HBT is connected to a source electrode of the unit FET to form a unit element; and a plurality of unit elements 100 are connected to form an active element.例文帳に追加

単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。 - 特許庁

Then, a short-circuit current is obtained from a current and a voltage flowing in one resistor R when the switching element FET (S2) is turned on, and an operating current is determined, thus making the controller 16 control the switching element FET (S0).例文帳に追加

そして、スイッチング素子ＦＥＴ（Ｓ２）をオンした時の１つの抵抗Ｒを流れる電流及び電圧から、短絡電流を求めて、動作電流を決定し、コントローラ１６によってスイッチング素子ＦＥＴ（Ｓ０）を制御する。 - 特許庁

Since a reactive component of the gate-source impedance of the FET 10 and an inductance of the inductor element are in series resource when the FET 10 is turned off so as to sufficiently reduce the signal transmission quantity when the FET 10 is turned off thereby enhancing a variable ratio of the signal transmission quantity.例文帳に追加

ＦＥＴ１０のゲート−ソース間インピーダンスのリアクタンス成分とインダクタ素子とは、ＦＥＴ１０がオフ状態のときに直列共振するため、ＦＥＴ１０がオフ時の信号伝送量を十分に小さくでき、信号伝達量の可変比を向上できる。 - 特許庁

The bias voltage sudden drop circuit 7 includes a switching FET 71 connected in parallel to the bias resistor 2, wherein the switching FET 71 is turned on when the control signal S_CTR is off, thereby suddenly dropping the bias voltage between the gate and the source of the FET amplifier element 1.例文帳に追加

また、バイアス急降圧回路７は、バイアス抵抗２に並列に接続されたスイッチングＦＥＴ７１を含み、制御信号Ｓ_ＣＴＲがオフのときにスイッチングＦＥＴ７１がオンし、これによりＦＥＴ増幅素子１のゲートソース間のバイアス電圧を急激に降圧させる。 - 特許庁

A GaN-based Schottky diode 20 as a protective element is connected between the source and drain of a power FET 10 being a switching element.例文帳に追加

スイッチング素子としてのパワーＦＥＴ１０のソース・ドレイン間に、保護素子としてのＧａＮ系ショットキーダイオード２０が接続されている。 - 特許庁