「InP」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

By this structure, the n-type InP current blocking layer 10 can be prevented from contacting with n-type InP clad layers 7, 12.例文帳に追加

上記構造とすることにより、ｎ型InP電流ブロック層１０がｎ型InPクラッド層７、ｎ型InPクラッド層１２と接触することを防ぐことができる。 - 特許庁

To enable to form an InP-based semiconductor element which is inherently lattice matched to an InP substrate on a GaAs substrate.例文帳に追加

本来InP基板に格子整合性を有するInP系半導体素子をGaAs基板に形成することができるようにする。 - 特許庁

MANUFACTURING METHOD OF InP SINGLE CRYSTAL例文帳に追加

ＩｎＰ単結晶の製造方法 - 特許庁

When A and B are defined as an integer and INP is defined as an impulse noise protection value, the number of times of repeating the DMT symbols is calculated as N=A*INP+B.例文帳に追加

AとBを整数とし、INPをインパルス雑音保護値とした場合、DMT記号が繰り返される回数がN=A*INP+Bとして計算する。 - 特許庁

Furthermore, when INP is defined as an impulse noise protection value, the number of times of repeating the DMT symbols is calculated as N=INP+1.例文帳に追加

また、INPをインパルス雑音保護値とした場合、DMT記号が繰り返される回数がN=INP+1として計算する。 - 特許庁

A crystalline body of InP having an atomic composition ratio In/InP of In and P of ≥0.490 to <0.500 is used as raw material.例文帳に追加

InとPの原子組成比In／InPが０．４９０以上、０．５００未満であるInPの結晶体を原料として用いるようにした。 - 特許庁

METHOD FOR MANUFACTURING InP POLYCRYSTAL例文帳に追加

ＩｎＰ多結晶の製造方法 - 特許庁

The p-InP cover layer 108 is etched with the SiO2 film 109 as a mask (Fig.3 (b)).例文帳に追加

SiO_2膜109をマスクとして、p-InPカバー層108をエッチングする（図３（b））。 - 特許庁

To provide a method for epitaxially growing an InP thin film at low temperature.例文帳に追加

InP薄膜を低温度で結晶成長させる方を提供する。 - 特許庁

The first InP layer 13 is provided on an InP substrate 21.例文帳に追加

第１のＩｎＰ層１３は、ＩｎＰ基板２１上に設けられている。 - 特許庁

A p-type InP buffer layer 2 containing low concentration Zn, and an undoped InP buffer layer 3 with a carrier concentration of 3×10^17 cm^-3 or less, are stacked on a p-type InP substrate 1 containing Zn.例文帳に追加

Znを含むｐ型InP基板１の上に、低濃度のZnを含むｐ型InPバッファ層２、キャリア濃度が３×１０^１７ｃｍ^−３以下となるアンドープInPバッファ層３を積層する。 - 特許庁

There are provided along each mesa side surface 8a of a ridge A a current blocking structure B wherein a p-type InP buried layer 9, an n-type InP current blocking layer 10, a p-type InP current blocking layer 11 are laminated.例文帳に追加

リッジ部Ａのメサ側面８ａに沿って、ｐ型InP埋め込み層９、ｎ型InP電流ブロック層１０、ｐ型InP電流ブロック層１１を積層した電流ブロック構造Ｂが設けられている。 - 特許庁

Consequently, the generation of a reactive-current path can be prevented from the n-type InP clad layer 12 to a p-type InP clad layer 2 via the n-type InP current blocking layer 10.例文帳に追加

これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路の発生を防ぐことができる。 - 特許庁

A p-type InP upper clad layer 21 and a p-type InP cap layer 22 are laminated on the mesa and the n-type InP contact layer 20.例文帳に追加

メサ及びｎ−ＩｎＰコンタクト層２０上にｐ−ＩｎＰ上部クラッド層２１、及びｐ−ＩｎＰキャップ層２２が積層されている。 - 特許庁

A non-doped InP layer 24 is formed between an n-InP hole block layer 23 and a p-InP upper clad layer 25.例文帳に追加

ｎ−ＩｎＰホールブロック層２３と、ｐ−ＩｎＰ上部クラッド層２５との間に、ノンドープＩｎＰ層２４を形成する。 - 特許庁

The photosensitive element 11 is provided with a first InP layer 13, a second InP layer 15, a third InP layer 17, and a photosensitive layer 19.例文帳に追加

受光素子１１は、第１のＩｎＰ層１３と、第２のＩｎＰ層１５と、第３のＩｎＰ層１７と、受光層１９とを備える。 - 特許庁

The stripe structure 18 is buried by a p-type InP buried layer 19, an n-type InP buried layer 20, and a p-type InP buried layer 21.例文帳に追加

ストライプ構造１８をｐ型ＩｎＰ埋込層１９、ｎ型ＩｎＰ埋込層２０およびｐ型ＩｎＰ埋込層２１で埋め込む。 - 特許庁

The second InP layer 15 shows a first conductivity type and is provided between the InP substrate 21 and the first InP layer 13.例文帳に追加

第２のＩｎＰ層１５は、第１導電型を示しており、ＩｎＰ基板２１と第１のＩｎＰ層１３との間に設けられている。 - 特許庁

METHOD FOR PRODUCTION OF InP PARTICULATE, AND InP PARTICULATE-DISPERSION LIQUID OBTAINED BY THE METHOD例文帳に追加

ＩｎＰ微粒子の製造方法およびその方法で得られたＩｎＰ微粒子分散液 - 特許庁

An etching stop layer 9 consisting of a GaInAlAs-group crystal layer is formed on an InP substrate (semiconductor substrate).例文帳に追加

InP 基板（半導体基板）１上に、GaInAlAs系結晶層からなるエッチングストップ層９を形成する。 - 特許庁

A tunnel junction part includes a first, a second, and a third layer made of materials selected from InP system materials.例文帳に追加

トンネル接合部は、InP系材料のうちの材料からなる第1、第2及び第3の層を含む。 - 特許庁

To suppress deterioration in device characteristics due to impurities diffusion in semiconductor laser using an InP substrate.例文帳に追加

InP基板を用いた半導体レーザにおいて、不純物拡散によるデバイス特性劣化を抑制する。 - 特許庁

A mask material layer 142 is formed on an InP cladding layer 141 on an InP substrate 140.例文帳に追加

ＩｎＰ基板１４０上のＩｎＰクラッド層１４１の表面にマスク材料１４２を形成する。 - 特許庁

To provide a GaAsSb/InP hetero-junction bipolar transistor (HBT) that increases breakdown voltage.例文帳に追加

降伏電圧を増大させるGaAsSb/InP ヘテロ接合バイポーラ・トランジスタ（HBT）を提供する。 - 特許庁

A p-InP blocking layer 8 and an n-InP blocking layer 9 are formed contiguously thereto.例文帳に追加

これに隣接してｐ−ＩｎＰブロッキング層８、ｎ−ＩｎＰブロッキング層９が積層されている。 - 特許庁

Making a scribe line SL as a starting point, the InP layer 24 and the InP substrate 10a are cleaved.例文帳に追加

スクライブラインＳＬを起点として、ＩｎＰ層２４、及びＩｎＰ基板１０ａを劈開する。 - 特許庁

The n-type InP distortion relaxing layer 14 is formed of the same material as that of the n-type InP substrate 10.例文帳に追加

ｎ型ＩｎＰ歪緩和層１４は、ｎ型ＩｎＰ基板１０と同じ材料で構成されている。 - 特許庁

To provide a method for epitaxially growing an InP thin film of a compound semiconductor thin film multilayer wafer.例文帳に追加

化合物半導体薄膜積層ウエハのInP薄膜のエピタキシャル結晶成長させる方法。 - 特許庁

The photosensitive layer 19 is provided between the first InP layer 13 and the third InP layer 17.例文帳に追加

受光層１９は、第１のＩｎＰ層１３と第３のＩｎＰ層１７との間に設けられている。 - 特許庁

The InP layer 102a is uniformly doped and the InGaAlAs-MQW layer has the structure of being doped at least partially.例文帳に追加

InP層102aは一様にドーピングされ、InGaAlAs-MQW層は少なくとも一部がドーピングされた構造を有する。 - 特許庁

InP SEMICONDUCTOR LASER ELEMENT AND ITS MANUFACTURE例文帳に追加

ＩｎＰ系半導体レ—ザ素子及びその作製方法 - 特許庁

InP-BASED SEMICONDUCTOR DEVICE USING GaAs SUBSTRATE例文帳に追加

ＧａＡｓ基板を用いたＩｎＰ系半導体装置 - 特許庁

The InP semiconductor region 13 can comprise an InP support base of first conductive type and an InP buffer layer of first conductive type provided on the InP support base.例文帳に追加

また、ＩｎＰ半導体領域１３は、第１導電型のＩｎＰ支持基体と、ＩｎＰ支持基体上に設けられた第１導電型のＩｎＰバッファ層と含むことができる。 - 特許庁

A laminate structure of InP buffer layer 14, an active layer 16, a InP spacer layer 18 in the thickness of 200 nm, a GaInAs diffraction grating 20, and a InP clad layer 22 embedding the diffraction grating is provided on a InP substrate 12.例文帳に追加

ＩｎＰ基板１２上に、ＩｎＰバッファ層１４、活性層１６、膜厚２００ｎｍのＩｎＰスペーサ層１８、のＧａＩｎＡｓ回折格子２０、及び回折格子を埋め込んだＩｎＰクラッド層２２の積層構造を備える。 - 特許庁

OPTICAL SEMICONDUCTOR DEVICE COMPRISING InP SUBSTRATE例文帳に追加

ＩｎＰ基板を有する光半導体装置 - 特許庁

MANUFACTURING InP DISTRIBUTED FEEDBACK TYPE SEMICONDUCTOR LASER例文帳に追加

ＩｎＰ系分布帰還型半導体レーザの製造方法 - 特許庁

The buried region 9 contains an iron-doped InP layer 11.例文帳に追加

埋め込み領域９は鉄ドープＩｎＰ層１１を含む。 - 特許庁

The circumference of the mesa is embedded by forming an n-type InP current block layer 18, a p-type InP embedding layer 19 and an n-type InP embedding layer 20 on the p-type InP embedding layer 17.例文帳に追加

そして、ｐ型ＩｎＰ埋込層１７上に、ｎ型ＩｎＰ電流ブロック層１８、ｐ型ＩｎＰ埋込層１９及びｎ型ＩｎＰ埋込層２０を形成してメサの周囲を埋め込む。 - 特許庁

Both the sides of the mesa structure 28 are buried with a p type InP burial layer 32, an n type InP current block layer 34, a p type InP current block layer 36 and an n type InP burial layer (burial layer) 38.例文帳に追加

メサ構造２８の両側をｐ型ＩｎＰ埋込層３２、ｎ型ＩｎＰ電流ブロック層３４、ｐ型ＩｎＰ電流ブロック層３６及びｎ型ＩｎＰ埋込層３８（埋込層）で埋め込む。 - 特許庁

POLISHING SOLUTION AND POLISHING METHOD OF InP WAFER例文帳に追加

ＩｎＰウエハの研磨液とＩｎＰウエハの研磨方法 - 特許庁

A semiconductor crystal comprising an n-type InP buffer layer 2, an undoped GaInAs light-absorbing layer 3, an undoped InP diffusion buffer layer 4 and a p-type InP window layer 5 is successively grown on an n-type InP substrate 1.例文帳に追加

ｎ型ＩｎＰ基板１上に、ｎ型ＩｎＰバッファ層２、アンドープＧａＩｎＡｓ光吸収層３、アンドープＩｎＰ拡散バッファ層４、およびｐ型ＩｎＰ窓層５からなる半導体結晶を順に成長させた。 - 特許庁

The variable wavelength element section has an n-InP lower clad layer 18, a variable wavelength layer 20, an i-InP layer 22, an active layer 24, a p-InP spacer layer 26, a p-diffraction grating 28, and a p-InP buried layer 30 on the substrate.例文帳に追加

波長可変素子部は、基板上に、ｎ−ＩｎＰ下部クラッド層１８、波長可変層２０、ｉ−ＩｎＰ層２２、活性層２４、ｐ−ＩｎＰスペーサ層２６、ｐ−回折格子２８、及びｐ−ＩｎＰ埋め込み層３０を備える。 - 特許庁

An InP:Mn/InGaAsP core layer 12 wherein an InP:Mn layer 12a is interposed between InGaAsP layers 12b is formed on an InP cladding layer 11 and an InP:Mn cladding layer 13 is formed thereon to form the waveguide type Faraday rotation element 10.例文帳に追加

ＩｎＰクラッド層１１上に、ＩｎＰ：Ｍｎ層１２ａがＩｎＧａＡｓＰ層１２ｂで挟まれたＩｎＰ：Ｍｎ／ＩｎＧａＡｓＰコア層１２を形成し、その上にＩｎＰ：Ｍｎクラッド層１３を形成して、導波路型ファラデー回転素子１０を形成する。 - 特許庁

InP SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ＩｎＰ基板及びその製造方法 - 特許庁

A clad layer 102, an active layer 103, and a clad layer 104 are formed by selective growth, and further a p-InP burial layer 106, a p+- InGaAs contact layer 107, and a p-Inp cover layer 108 that is an oxygen passivation prevention film are selectively grown.例文帳に追加

選択成長によりクラッド層102、活性層103、クラッド層104を形成し、更にp-InP埋め込み層106、p^+-InGaAsコンタクト層107、水素パッシベーション防止膜であるp-InPカバー層108を選択成長させる。 - 特許庁