Memoryを含む例文一覧と使い方
該当件数 : 50000件
The nonvolatile storage system 1 includes a reference cell 12 for main memory corresponding to a main memory cell array 10 and a reference cell 13 for spare memory corresponding to a spare memory cell array 11.例文帳に追加
不揮発性記憶システム1は、メインメモリセルアレイ10に対応してメインメモリ用リファレンスセル12が備えられ、スペアメモリセルアレイ11に対応してスペアメモリ用リファレンスセル13が備えられる。 - 特許庁
To provide a semiconductor memory device in which a TAT required from obtaining data of memory information to shipping of a ROM can be shortened while attaining high memory density per memory cell.例文帳に追加
メモリセル当りの記憶密度を高めながら、記憶情報のデータ入手からROM出荷までのTATを短縮することができる半導体記憶装置を提供する。 - 特許庁
SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURING METHOD例文帳に追加
半導体記憶装置及びその製造方法 - 特許庁
(You can compare for yourself the memory utilization of all these shells by looking at the VSZ and RSS columns in a ps -u listing.) 7.9. 例文帳に追加
5.11. ld.so はどこにありますか? - FreeBSD
maddr: specifies the physical memory address occupied by the device. 例文帳に追加
maddr: 使用する物理メモリアドレスを指定します。 - FreeBSD
The prot argument specifies the memory protection of the segment. 例文帳に追加
prot引き数はセグメントのメモリ保護を指定する。 - JM
Or, there is not enough (virtual) memory available. 例文帳に追加
または十分な (仮想) メモリが存在しない。 - JM
Insufficient memory to complete the operation. 例文帳に追加
命令を実行するのに充分なメモリがない。 - JM
requests the kernel to flush any filesystem data buffers in memory out to 例文帳に追加
はメモリにあるファイルシステムのデータバッファを - JM
SEMICONDUCTOR MEMORY HAVING VIRTUAL GROUND ARCHITECTURE例文帳に追加
仮想接地アーキテクチャを有する半導体メモリ - 特許庁
A database is configured by a content addressable memory.例文帳に追加
データベースは、連想メモリにより構成される。 - 特許庁
METHOD FOR SCREENING THERAPEUTIC AGENT FOR DISTURBANCE OF MEMORY例文帳に追加
記憶障害治療剤のスクリーニング方法 - 特許庁
NONVOLATILE MEMORY CELL AND MANUFACTURING METHOD THEREOF例文帳に追加
不揮発性メモリ素子およびその製造方法 - 特許庁
INFORMATION EQUIPMENT AND MEMORY AREA MANAGEMENT METHOD例文帳に追加
情報機器およびメモリ領域管理方法 - 特許庁
STATIC RANDOM ACCESS MEMORY COMPRISING GLOBAL BIT LINE例文帳に追加
グローバルビット線を有するスタティックランダムアクセスメモリ - 特許庁
MEMORY CONTROLLER, PROCESS CARTRIDGE AND ELECTRONIC DEVICE例文帳に追加
メモリ制御装置とプロセスカートリッジと電子装置 - 特許庁
SEMICONDUCTOR MEMORY AND PRODUCTION METHOD THEREFOR例文帳に追加
半導体記憶装置及びその製造方法 - 特許庁
DIRECT MEMORY ACCESS APPARATUS AND ITS CONTROL METHOD例文帳に追加
ダイレクトメモリアクセス装置及びその制御方法 - 特許庁
MEMORY MEDIUM, PRINTING METHOD AND PRINTING APPARATUS例文帳に追加
記憶媒体、印刷方法、及び、印刷装置 - 特許庁
To reduce a manufacturing time for a semiconductor memory by suppressing increase of a testing time due to transfer processing of information of a defective memory cell to a buffer memory from a fail memory.例文帳に追加
フェイルメモリからバッファメモリへの不良メモリセル情報の転送処理に起因する試験時間の長時間化を抑制し、以って半導体メモリの製造時間の短縮化を図る。 - 特許庁
The signal lines between the memory control element 1 and the memory cell 2a, between the memory cells 2a and 2b and between the memory cells 2b and 2c are connected by point-to-point.例文帳に追加
メモリ制御素子1と記憶素子2aの間、記憶素子2aと記憶素子2bの間および記憶素子2bと記憶素子2cの間の信号線はポイント・ツー・ポイントで接続される。 - 特許庁
NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD例文帳に追加
不揮発性半導体記憶装置及び方法 - 特許庁
WAY PREDICTIVE CACHE MEMORY AND ACCESS METHOD THEREFOR例文帳に追加
ウェイ予測型キャッシュメモリとそのアクセス方法 - 特許庁
MEMORY IC CARD AND SECRET KEY STORAGE METHOD例文帳に追加
メモリICカード及び秘密鍵格納方法 - 特許庁
METHOD AND DEVICE FOR PROTECTING MEMORY IN VIRTUAL SPACE例文帳に追加
仮想空間のメモリ保護方法及び装置 - 特許庁
PROGRAMMING BASED ON BEHAVIOR OF NONVOLATILE MEMORY例文帳に追加
不揮発性メモリの振舞いに基づくプログラミング - 特許庁
ACCESS MONITORING METHOD AND DEVICE FOR SHARED MEMORY例文帳に追加
共有メモリのアクセス監視方法及び装置 - 特許庁
COMMON MEMORY CONTROL METHOD AND CONTROL SYSTEM例文帳に追加
共有メモリ制御方法および制御システム - 特許庁
NONVOLATILE MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR例文帳に追加
不揮発性メモリ素子及びその製造方法 - 特許庁
This is a memory device having a memory cell array 1 including at least one memory block B0-B7 equipped with a plurality of multilevel memory cells constituted to store information of N≥2 bits.例文帳に追加
1セルにつきN≧2ビットの情報を記憶するよう構成された複数のマルチレベルメモリセルを具える少なくとも1つのメモリブロック(B0-B7)を含むメモリセルアレー(1)を具えるメモリデバイスである。 - 特許庁
IMAGE DATA MEMORY AND IMAGE FORMING APPARATUS例文帳に追加
画像データ記憶装置及び画像形成装置 - 特許庁
SEMICONDUCTOR MEMORY AND FABRICATION THEREOF例文帳に追加
半導体記憶装置およびその製造方法 - 特許庁
In the cache memory device, a cache memory controlling part 2 for controlling a cache memory 1 stores a plurality of fetch request information data generating cache misses in the same memory block in respective entries of a miss information storing table 21.例文帳に追加
キャッシュメモリ1を制御するキャッシュメモリ制御部2は、ミス情報保持テーブル21の各エントリに、キャッシュミスとなった同一メモリブロックへのフェッチ要求情報を複数保持している。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright 1994-2010 The FreeBSD Project. All rights reserved. license |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|