「PLO」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

When a selector 7 selects the clock of 8k(x) as reference, the selected clock of 8k(x) is inputted to a PLO circuit and a synchronous clock is outputted from a VCO 9.例文帳に追加

選択器７にて基準に8k(x)を選択すると、PLO回路に入力されVCO９から同期したクロックが出力される。 - 特許庁

the decision body of the PLO called the {Palestine National Council} 例文帳に追加

パレスチナ民族評議会という,パレスチナ解放機構の議決機関 - EDR日英対訳辞書

Plural synchronous areas consisting of the PLO areas PLO which synchronize with read data from the recording medium and the AM areas AM which are for informing of the coming of user's data, after the synchronization in the PLO areas are formed in one data sector in the recording medium 10.例文帳に追加

記録媒体１０に形成される１つのデータセクタ内には、記録媒体からの読み出しデータに同期をかけるＰＬＯ領域ＰＬＯと、ＰＬＯ領域で同期をかけた後、ユーザデータがくることをしらせるためのＡＭ領域ＡＭとからなる同期領域が、複数個形成されている。 - 特許庁

To provide a pulse phase warrant circuit using a PLO that corrects a phase due to phase fluctuations.例文帳に追加

位相変動により位相補正をおこなうＰＬＯを用いた、パルスの位相保証回路を提供する。 - 特許庁

A differential circuit is provided to a post stage of the impedance variation circuit to configure a PLO phase modulator.例文帳に追加

インピーダンス変動回路の後段に微分回路を設け、ＰＬＯ型位相変調器とすることもできる。 - 特許庁

The clock signal selected by the equipment clock selection part 1 is supplied to a PLO(phase locked oscillator) 2 as an input signal.例文帳に追加

装置クロック選択部１が選択したクロック信号はＰＬＯ２に入力信号として供給される。 - 特許庁

A PLO part 34 outputs an output clock 141, which is phase-controlled by the output of the digital phase control part 33.例文帳に追加

ＰＬＯ部３４は、ディジタル位相制御部３３出力で位相制御された出力クロック１４１を出力する。 - 特許庁

To provide a PLO circuit which allows a stationary phase error to be easily set without affecting loop characteristics.例文帳に追加

ループ特性に影響を与えることなく、定常位相誤差を簡単に設定することが可能なＰＬＯ回路を提供する。 - 特許庁

A phase comparison part 3 introduces the input/output signals of the PLO 2 and detects whether or not the synchronism pull-in of the intra-equipment clock signal is completed.例文帳に追加

位相比較部３は、ＰＬＯ２の入出力信号を導入して装置内クロック信号の同期引き込みが完了したか否か検出する。 - 特許庁

To provide a disk device which is able to read user data with improved reliability by making PLO and AM area readable.例文帳に追加

ＰＬＯやＡＭ領域を読み出すことが可能となり、ユーザデータの読みだしの可能な信頼性の向上したディスク装置を提供することにある。 - 特許庁

To provide a lock distinguishing means for a PLO which correctly distinguishes a locked state when a VCO is in a lock range in a process of phase synchronization and the oscillation frequency of the VCO becomes the integer multiple of the oscillation frequency of a reference oscillator, and has no erroneous distinguishing of the lock state in the PLO employing an SPD.例文帳に追加

ＳＰＤを用いたＰＬＯにおいて、位相同期の過程でＶＣＯがロックレンジに入り、且つＶＣＯの発振周波数が基準発振器の発振周波数の整数倍になったときロック状態と確実に判別し、ロック状態の誤判別のないＰＬＯのロック判別手段を提供すること。 - 特許庁

δdO is a size [unit: m] of the gap along a virtual center line PLO passing the center of the two virtual lines PL1 and PL2 passing the center of the shaft and both end portions of the external circumferential portion and θd is an angle formed by the virtual center line PLO and two virtual lines PL1 and PL2.例文帳に追加

δｄ0は、シャフトの中心と外周面部分の両端を通る２本の仮想線ＰＬ１及びＰＬ２の中心を通る仮想中心線ＰＬ０に沿うギャップの寸法［単位はｍ］であり、θｄは仮想中心線ＰＬ０と２本の仮想線ＰＬ１及びＰＬ２との間の角度である。 - 特許庁

A selector 24 selects the DCS clock (a) or the transmission line extracted clock (b) and the selected clock is given to a phase locked oscillator PLO 26 as a clock (c).例文帳に追加

ＤＣＳクロックａ及び伝送路抽出クロックｂの一方がセレクタ２４で選択され、クロックｃとして位相同期発振器ＰＬＯ２６に入力する。 - 特許庁

To provide a PLO type modulator with excellent carrier phase noise capable of freely setting a coupling amount between a voltage-controlled oscillator and a load impedance to a value suitable for a desired modulation degree.例文帳に追加

搬送波位相雑音が良好で、電圧制御発振器と負荷インピーダンスの結合量を希望する変調度に適した値に自由に設定可能なＰＬＯ型変調器を提供する。 - 特許庁

The PLO 26 receives a clock signal generated by a prescribed DCS and oscillates a clock signal based on the clock signal just before interruption of the clock signal when the input of the clock signal is interrupted.例文帳に追加

ＰＬＯは、所定のＤＣＳで発生したクロック信号を入力とし、クロック信号の入力が断絶時、入力断直前のクロック信号に基づき発振する。 - 特許庁

The PLO 26 generates a prescribed clock (d) based on the received clock (c) and gives the clock (d) to the selector 22 as a clock (e) via a frequency divider 28.例文帳に追加

ＰＬＯでは、入力クロックｃに基づき、所定のクロックｄを発生させ分周器２８を経て、クロックｅとしてセレクタ２２に入力する。 - 特許庁

The PLO 2 controls the frequency and phase of an output signal so as to match the frequency and phase of the input signal and outputs the output signal as the intra-equipment clock signal.例文帳に追加

ＰＬＯ２は、出力信号の周波数および位相を入力信号の周波数および位相に一致させるように制御し、出力信号を装置内クロック信号として出力する。 - 特許庁

This memory is equipped with a ferro-electric capacitor CFO for holding the data, a plate line PLO connected to the ferro-electric capacitor CFO, and a bit line BLO.例文帳に追加

このメモリは、データを保持する強誘電体キャパシタＣＦ０と、強誘電体キャパシタＣＦ０に繋がるプレート線ＰＬ０およびビット線ＢＬ０とを備えている。 - 特許庁

The circuit is provided with an error voltage determining circuit in which an upper limit value and a lower limit value of an error voltage corresponding to the lock range are set in advance, and a beat detection circuit for detecting a beat output of the SPD, to distinguish lock from the unlock of the PLO by the combination of each output state.例文帳に追加

ロックレンジに対応する誤差電圧の上限値と下限値を予め設定した誤差電圧判別回路と、ＳＰＤのビート出力を検波するビート検波回路を設け、それぞれの出力状態の組合せでＰＬＯのロック／アンロックを判別する。 - 特許庁

To control an output frequency to a prescribed optional value at input interruption of a reference frequency signal and prevent an upper limit width or a lower limit width of a phase lock range from being narrowed when the characteristic of a voltage controlled oscillator(VCO) is changed due to a temperature change or the like in a phase lock oscillation(PLO) circuit.例文帳に追加

位相ロック発振（ＰＬＯ）回路に関し、基準周波数信号の入力断時における出力周波数を任意の所定の値に制御し、また、温度変化等により電圧制御発振器（ＶＣＯ）の特性が変化した場合に、位相ロックレンジの上限幅又は下限幅が狭まる現象を防ぐ。 - 特許庁

A function of controlling the oscillation center frequencies of all the plural radar transceivers is imparted by adopting a PLO(Phase Locked Oscillator) of an oscillator capable of controlling an oscillation frequency as the oscillator for the each radar transceiver, so as to reduce the generation factors of the frequency interference.例文帳に追加

レーダ送受器のオシレータに、発振周波数が制御できるオシレータであるＰＬＯ（Phase Locked Oscillator）を採用することにより、複数のレーダ送受器全ての発振中心周波数をコントロールする機能を具備し、周波数干渉の発生要因を低減する。 - 特許庁

The present invention extends the concept of a standard array waveguide grating (AWG), which focuses each wavelength component launched via an input AWG to Roland circle inside a planar lightwave chip (PLO) where discrete waveguides are located, to one which focuses each wavelength component outside of the PLC chip along a straight line.例文帳に追加

本発明は、離散導波路が配置されるプレーナ光波チップ（ＰＬＣ）内部のＲｏｗｌａｎｄ円に、入力ＡＷＧを介して発射された各波長成分を集束し、１つの直線に沿ってＰＬＣチップの外側に各波長成分を集束する、標準のアレイ導波路回折格子（ＡＷＧ）の概念を拡張する。 - 特許庁

By impressing a voltage pulse on the ferro-electric capacitor CFO through the plate line PLO at the read-out time of data, a negative potential is generated on the bit line BLO when the ferro-electric capacitor CFO holds data "0", and a positive potential is generated on the bit line BLO when the ferro-electric capacitor CFO holds data "1".例文帳に追加

そして、データの読み出し時において、強誘電体キャパシタＣＦ０にプレート線ＰＬ０を介して電圧パルスを印加することにより、強誘電体キャパシタＣＦ０がデータ「０」を保持する場合は、ビット線ＢＬ０に負電位が発生し、強誘電体キャパシタＣＦ０がデータ「１」を保持する場合は、ビット線ＢＬ０に正電位が発生する。 - 特許庁

In the PLO type frequency modulator for modulating a reference signal via a circuit including the voltage-controlled oscillator 4, an output side of the voltage-controlled oscillator is provided with an impedance variation circuit 8 for varying a load impedance of the voltage-controlled oscillator by a modulation signal.例文帳に追加

基準信号を電圧制御発振器４を含む回路を介して変調するＰＬＯ型周波数変調器において、電圧制御発振器の出力側に、電圧制御発振器の負荷インピーダンスを変動させるインピーダンス変動回路８を備え、変調信号によって電圧制御発振器の負荷インピーダンスを変動させる。 - 特許庁