「SAMPLE- AND-HOLD」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A selector 8 selects the output of the 1st sample and hold circuit 6 or the 2nd sample-hold circuit 7 in the holding operation and provides an output.例文帳に追加

セレクタは第１のサンプル・ホールド回路と第２のサンプル・ホールド回路の保持動作時の出力を選択して出力する。 - 特許庁

In normal operation, the selected clock signal in the calibration operation is supplied to the sample-and-hold circuit as a sample-and-hold control signal φ_SH.例文帳に追加

通常動作では、校正動作での選択クロック信号がサンプル・ホールド制御信号φ_SHとしてサンプル・ホールド回路に供給される。 - 特許庁

A pulse generating circuit 20 generates a sample and hold pulse S/H1 and an AD request pulse ADREQ1 having a cycle at the time of regular APC operation and a sample and hold pulse S/H2 and an AD request pulse ADREQ2 having a cycle shorter than the cycle as to sample and hold pulses S/H and AD request pulses ADREQ.例文帳に追加

パルス発生回路２０は、サンプルホールドパルスS/HとＡＤリクエストパルスADREQについて、通常のＡＰＣ動作時の周期のパルスS/H1,AREQ1とそれより短い周期のパルスS/H2,AREQ2を生成している。 - 特許庁

A method for reducing the unsuccessful timing in a high speed parallel connection sample-and-hold circuit is such that a hold-signal is synchronized with a clock signal by correcting a hold-signal for each of plural sample-and-hold sub-circuits in the sample-and- hold circuit and corrected hold-signals are utilized respectively in the sample- and-hold sub-circuit.例文帳に追加

高速並列接続サンプルホールド回路１００におけるタイミング不整合を低減する方法はサンプルホールド回路内の複数のサンプルホールドサブ回路の各々についてホールド信号を修正することによりホールド信号をクロック信号に同期化させ、修正されたホールド信号をサンプルホールドサブ回路内でそれぞれ利用することを含んでいる。 - 特許庁

CURRENT SAMPLE/HOLD CIRCUIT, CURRENT SAMPLE/HOLD METHOD, REVERSE DEMULTIPLEXING DEVICE USING SAME, AND DISPLAY DEVICE例文帳に追加

電流サンプル／ホールド回路，電流サンプル／ホールド方法，これを利用した逆多重化装置，および，ディスプレイ装置 - 特許庁

A DA converter 25a with a sample-hold circuit is provided with one DA converter and three sample-hold circuits.例文帳に追加

サンプルホールド回路付きＤＡコンバータ部２５ａは、１つのＤＡコンバータ器と３つのサンプルホールド回路を備える。 - 特許庁

The sample hold energy storage elements are electrically connected to the sample hold switch elements and the pixel switch elements of the pixel.例文帳に追加

サンプル・ホールドエネルギー貯蔵素子は、サンプル・ホールドスイッチ素子及び画素の画素スイッチ素子に電気的に接続される。 - 特許庁

Sample hold circuits 40 (40A and 40B) sample the output of the peak hold circuits 90 at a predetermined sampling rate.例文帳に追加

サンプルホールド回路（４０）は、ピークホールド回路の出力を所定のサンプリングレートでサンプリングする。 - 特許庁

To stably perform sample-and-hold of a voltage signal at prescribed timing.例文帳に追加

所定のタイミングにおける電圧信号を安定してサンプルホールドする。 - 特許庁

OPERATION AMPLIFIER, SAMPLE-HOLD CIRCUIT USING IT AND FILTER CIRCUIT例文帳に追加

演算増幅器並びにこれを用いたサンプルホールド回路及びフィルタ回路 - 特許庁

SAMPLE-HOLD CIRCUIT, SERIAL/PARALLEL CONVERSION CIRCUIT, AND DISPLAY DRIVING DEVICE例文帳に追加

サンプルホールド回路、シリアル／パラレル変換回路および表示駆動装置 - 特許庁

CALCULATION AMPLIFIER CIRCUIT, SAMPLE-HOLD CIRCUIT, AND FILTER CIRCUIT例文帳に追加

演算増幅回路、サンプルホールド回路及びフィルタ回路 - 特許庁

LOW VOLTAGE BUFFER AMPLIFIER FOR FAST SAMPLE-AND-HOLD CIRCUIT例文帳に追加

高速サンプルホ—ルド回路用の低電圧バッファ増幅器 - 特許庁

To provide a sample and hold circuit suitable for mixed signal processing.例文帳に追加

混合信号処理に好適なサンプル＆ホールド回路を提供すること。 - 特許庁

IMAGE READING APPARATUS, IMAGE FORMING APPARATUS, AND SAMPLE HOLD CONTROL METHOD例文帳に追加

画像読み取り装置、画像形成装置、及びサンプル・ホールド制御方法 - 特許庁

A/D CONVERSION CIRCUIT, AND SAMPLE-HOLD TIMING ADJUSTING METHOD例文帳に追加

Ａ／Ｄ変換回路及びサンプルホールドタイミング調整方法 - 特許庁

SAMPLE HOLD CIRCUIT, INTEGRATED CIRCUIT DEVICE, ELECTRO-OPTIC DEVICE, AND ELECTRONIC APPARATUS例文帳に追加

サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 - 特許庁

SAMPLE-HOLD CIRCUIT, DRIVER, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC EQUIPMENT例文帳に追加

サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 - 特許庁

To provide a sample-and-hold circuit capable of improving a sampling precision.例文帳に追加

サンプリング精度を向上できるサンプル・ホールド回路をを提供する。 - 特許庁

SAMPLE-HOLD CIRCUIT, INTEGRATED CIRCUIT DEVICE, ELECTRO-OPTIC DEVICE, AND ELECTRONIC EQUIPMENT例文帳に追加

サンプルホールド回路、集積回路装置、電気光学装置及び電子機器 - 特許庁

SAMPLE-HOLD CIRCUIT AND PIPELINE A-D CONVERTER USING THE SAME例文帳に追加

サンプルホールド回路およびそれを用いたパイプラインＡＤ変換器 - 特許庁

To provide a sample and hold circuit with little power consumption.例文帳に追加

電力消費量の少ないサンプル・ホールド回路を提供する。 - 特許庁

To provide a sample/hold circuit, an electronic system, and their control method.例文帳に追加

サンプルホールド回路、電子システム、及びその制御方法を提供する。 - 特許庁

The hold part 6 holds a sample value and generates it at an output terminal 7.例文帳に追加

ホールド部６が、サンプル値をホールドしてその出力７に発生する。 - 特許庁

SAMPLE HOLD CIRCUIT, DRIVER, ELECTROOPTICAL DEVICE, AND ELECTRONIC EQUIPMENT例文帳に追加

サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 - 特許庁

A sample-and-hold circuit is added, a value just before a measurement is held in the sample-and-hold circuit in the end of the measurement, and a difference between an output of the sample-and-hold circuit and an output in the end of the measurement is read out.例文帳に追加

サンプルホールド回路を追加し、測定終了時に測定直前の値をこのサンプルホールド回路にホールドし、このサンプルホールド回路の出力と測定終了時の出力の差を読み出すようにした。 - 特許庁

To provide a sample hold circuit including a sample hold function and multiplexer function, capable of performing the sample hold function and multiplexer function by only using two-phase signals each having an opposite phase.例文帳に追加

サンプルホールド機能とマルチプレクサ機能とを具備したサンプルホールド回路を互いに位相が反転した２相信号のみでサンプルホールド機能とマルチプレクサ機能とを提供する。 - 特許庁

A first sample-hold circuit and a second sample-hold circuit are connected in series on a feedback route, output of the two sample-hold circuits is amplified by a differential amplifier circuit, and phase compensation signals are generated.例文帳に追加

帰還経路上に第１のサンプルホールド回路と第２のサンプルホールド回路を直列接続し、上記２つのサンプルホールド回路の出力を差分増幅回路によって増幅し、位相補償信号を生成する。 - 特許庁

The sample hold signal generation comparator 15 compares the number F of clocks from the line synchronizing signal outputted from a timing generation counter 14, with the sample hold signal generation timing E and outputs a sample hold signal G.例文帳に追加

サンプルホールド信号生成比較器１５は、タイミング生成カウンタ１４から出力されたライン同期信号からのクロック数Ｆとサンプルホールド信号生成タイミングＥを比較し、サンプルホールド信号Ｇを出力する。 - 特許庁

A 2nd sample-hold circuit 7 holds the level of the 2nd clock signal 7 when the 1st sample-hold circuit 6 is in a follow operation, and follows the level of the 2nd clock signal, when the 1st sample- hold circuit 6 is in a holding operation.例文帳に追加

第２のサンプル・ホールド回路は、第２のクロック信号レベルを第１のサンプル・ホールド回路が追従動作時に保持動作し、第１のサンプル・ホールド回路が保持動作時に追従動作する。 - 特許庁

A level converting means 13 converts the level of the hold length block of the delayed sample/hold signal SHd into the level of the hold length block of the second sample/hold signal SH2, and generates a noise mask signal So.例文帳に追加

レベル変換手段１３は、遅延サンプルホールド信号ＳＨｄのホールド長区間のレベルを、第２のサンプルホールド信号ＳＨ２のホールド長区間のレベルに変換してノイズマスク信号Ｓｏを生成する。 - 特許庁

A control means 40 controls first and second sample-hold circuits 32, 33 so that a sample start timing of the first sample-hold circuit 32 comes faster than a sample start timing of the second sample-hold circuit 33.例文帳に追加

制御手段４０が、第１サンプルホールド回路３２のサンプル開始タイミングが第２サンプルホールド回路３３のサンプル開始タイミングよりも早くなるように、第１サンプルホールド回路３２および第２サンプルホールド回路３３を制御する。 - 特許庁

A first sample-and-hold circuit 5a holds an amplitude value Vd of the waveform of the compensation electric signal, and a second sample-and-hold circuit 9a holds the amplitude value of the waveform of an electric signal held by the sample-and-hold circuit 5a when receiving a sample-and-hold signal from a sample-and-hold signal generator 8.例文帳に追加

第１のサンプルホールド回路５ａは補償電気信号の波形の振幅値Ｖｄを保持し、第２のサンプルホールド回路９ａはサンプルホールド信号発生器８からサンプルホールド信号を受けたときにサンプルホールド回路５ａに保持されている電気信号の波形の振幅値を保持する。 - 特許庁

A sample and hold circuit 503, regarding a differential analog signal pair to be A/D converted, outputs output signal pairs in time division in a hold mode by using a plurality of sample and hold circuits and a signal selection circuit.例文帳に追加

サンプルホールド回路５０３では、複数のサンプルホールド回路と信号選択回路により、ＡＤ変換対象の差動アナログ信号対について、ホールドモード時の出力信号対を時分割で出力するようにする。 - 特許庁

A first sample/hold means 11a of this noise reducing device inputs an input signal Si, and samples/holds a noise block with first hold length, and generates a first sample/hold signal SH1.例文帳に追加

第１のサンプルホールド手段１１ａは、入力信号Ｓｉに対し、第１のホールド長でノイズ区間をサンプルホールドして第１のサンプルホールド信号ＳＨ１を生成する。 - 特許庁

The sample-and-hold circuit 150 sample holds the rectifying signal and converts into a sample-and-hold voltage signal of a fast rise and a late fall with respect to an input signal.例文帳に追加

このサンプルホールド回路部１５０では、整流信号をサンプルホールドし、入力信号に対して立ち上りが早く立ち下がりが遅いサンプルホールド電圧信号に変換する。 - 特許庁

A delaying means 12 delays the first sample/hold signal SH1 by the time of the second hold length, and generates a delayed sample/hold signal SHd.例文帳に追加

遅延手段１２は、第１のサンプルホールド信号ＳＨ１を、第２のホールド長の時間分遅延して遅延サンプルホールド信号ＳＨｄを生成する。 - 特許庁

A first sample/hold means 11a of this noise reducing device inputs an input signal Si including a noise, and generates a first sample/hold signal SH1 by sampling/holding a noise block with first hold length.例文帳に追加

第１のサンプルホールド手段１１ａは、ノイズを含む入力信号Ｓｉに対し、第１のホールド長でノイズ区間をサンプルホールドして第１のサンプルホールド信号ＳＨ１を生成する。 - 特許庁

To provide a sample holder having a mechanism converting the dead weight of a sample to pressing action to hold the sample and stably holding the sample regardless of the size of the sample.例文帳に追加

本発明は、試料の自重を押圧作用に変換して試料を保持する機構を備えると共に、試料の大きさに依らず安定して試料を保持する試料ホルダの提供を目的とする。 - 特許庁

The sample hold unit 3 performs sample holding of the analog signal based on a plurality of the sample hold signals after delayed, then demultiplexes them to analog signals of multiple channels, and outputs.例文帳に追加

サンプルホールド部３は、遅延後の複数のサンプルホールド信号に基づいて、アナログ信号をサンプルホールドした後、複数チャンネルのアナログ信号に多重分離して出力する。 - 特許庁

A sample and hold type PLL circuit consists of a sample and hold circuit 16, a voltage-controlled oscillator circuit 18, a frequency divider circuit 20, and a ramp waveform generating circuit 14, and synchronously generates and internal horizontal synchronizing signal 116 with a separated horizontal synchronizing signal 104 received by the sample and hold circuit 16 and outputs it from the frequency divider circuit 20.例文帳に追加

サンプルホールド回路16、電圧制御発振回路18、分周回路20、およびランプ波形発生回路14はサンプルホールド形のPLL 回路を構成し、サンプルホールド回路16に入力される分離水平同期信号104 に同期した内部水平同期信号116 を生成して分周回路20から出力する。 - 特許庁

To provide a sample-and-hold circuit and an AD converter that can perform signal processing while suppressing influences of periodic noises included in an analog signal of the same period as a sample-and-hold action period and of multiple periods of the sample-and-hold action period.例文帳に追加

アナログ信号に含まれているサンプルホールド動作周期と同じ周期の周期性ノイズや、サンプルホールド動作周期の逓倍の周期の周期性ノイズ等に起因する影響を抑えて信号処理することのできるサンプルホールド回路及びＡＤ変換器を提供する。 - 特許庁

The hold circuit 100 includes a sample hold circuit 20, a level shift circuit 40 and a peak detection circuit 60.例文帳に追加

ホールド回路１００は、サンプルホールド回路２０とレベルシフト回路４０とピーク検出回路６０を備える。 - 特許庁

Through the configuration above, the hold operation of the sample-hold section 10 and the A/D conversion operation of the ADC circuit 21 can be carried out within the same period.例文帳に追加

この構成により、サンプリングホールド部１０のホールド動作とＡＤＣ回路２１のＡＤ変換動作とが同一の期間に行われ得る。 - 特許庁

Outputs E1 and E2 at the moment when the switches SA and SB are opened are sample held by sample hold circuits 11 and 12, and converted to digital values.例文帳に追加

スイッチＳＡとＳＢを閉じた状態から開いたときの瞬間のプリアンプ８の出力Ｅ１には流量信号ｅが含まれる。 - 特許庁