「SAMPLE- AND-HOLD」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

An AM demodulation signal outputted from the digital controlled oscillator is used as a data sampling control signal to perform sample hold of the plurality of control signals and perform binary digit conversion of the control signals, thereby obtaining an FSK demodulation signal.例文帳に追加

上記ディジタル制御発振器から出力されるＡＭ復調信号をデータサンプリング制御信号として用いて上記複数の制御信号をサンプルホールドしかつ２進数変換することによりＦＳＫ復調信号を得る。 - 特許庁

Especially, the sample hold circuit 22 includes a capacitor SC which is connected to a ground terminal AVSS2 prepared independently of the output buffer circuit 23 and is charged to the voltage level of the analog video signal on the basis of the potential of this ground terminal AVSS2.例文帳に追加

特に、サンプルホールド回路２２は出力バッファ回路２３から独立に設けられる接地端子ＡＶＳＳ２に接続されこの接地端子ＡＶＳＳ２の電位を基準にしてアナログ映像信号の電圧レベルに充電されるキャパシタＳＣを含む。 - 特許庁

To provide a monitor sensor which are arranged adjacent to a row of imaging pixels for focal detection, used for monitoring electric charge accumulation amount of the row of imaging pixels, reduces mounting areas for attaining a sample and hold function to be miniaturized.例文帳に追加

焦点検出用の撮像画素列に隣接して配置され、前記撮像画素列の電荷蓄積量をモニタするために用いられるモニタセンサにおいて、サンプルホールド機能を実現するための実装面積を削減して、小型化を図ることができるモニタセンサを提供する。 - 特許庁

A clamp circuit 123 uses the voltage held by the sample-hold circuit 122 for a reference voltage to clamp a pedestal level of an external video signal in response to the clamp pulse and gives the clamped level to an input terminal 121b of the switch 121.例文帳に追加

クランプ回路１２３は上記サンプルホールド回路１２２に保持された電圧をリファレンス電圧として、クランプパルスに応じて外部映像信号のペデスタルレベルをクランプし、スイッチ１２１の入力端子１２１ｂに入力する。 - 特許庁

For example, when the light emission luminance of the panel 1 is to be changed, the sampling and hold operation of the circuit 8 is executed with an interval which is shorter than a normal state by the control signals from a sample timing control circuit 9.例文帳に追加

例えば、発光表示パネル１の発光輝度が変更される場合等においては、サンプルタイミング制御回路９からの制御信号によって、サンプリングホールド回路８によるサンプリングホールド動作が、通常状態よりも短い間隔で実行するようになされる。 - 特許庁

An optical scanner 10 has a sample hold mode of allowing a laser diode 11A to emit light with a predetermined reference intensity P1 on the basis of the output result of a monitor, and a data light emission mode of allowing the laser diode 11A to light emit with an intensity on the basis of the reference intensity P1.例文帳に追加

光走査装置１０は、モニタの出力結果に基づいてレーザダイオード１１Ａを所定の基準強度Ｐ１で発光させるサンプルホールドモードと、基準強度Ｐ１に基づく強度でレーザダイオード１１Ａを発光させるデータ発光モードとを有する。 - 特許庁

To provide a pulse edge selection circuit that not only suppresses power consumption by reducing logic gates during drive but also reduces the number of the logic gates through which a clock passes so as to shorten a clock delay, a pulse generation circuit using the same, a sample hold circuit, and a solid-state image pickup device.例文帳に追加

駆動中の論理ゲートを減らして消費電力を少なくし、クロックが通る論理ゲート数を減らしてクロック遅延を短くしたパルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置を提供する。 - 特許庁

The gain of a VCA (Voltage Control Amplifier) 14 is so controlled by a differential amplifier 15 that the signal level from guide grooves held by an S/H (Sample Hold Circuit) 17 and data recordable region turns to a reference voltage of a reference voltage generating circuit 16 which is the central voltage of an ADC (Analog-to-Digital Converter) 18.例文帳に追加

Ｓ／Ｈ１７により保持されたガイド溝およびデータ記録可能領域からの反射光に基づく信号レベルが、ＡＤＣ１８の変換範囲の中心電圧である、基準電圧発生回路１６の基準電圧になるように、差動増幅器１５によりＶＣＡ１４のゲインが制御される。 - 特許庁

One input terminal 121a of a switch 121 receives a video signal (internal video signal) whose brightness is adjusted outputted from an analog signal synthesis circuit 105 or a digital/analog converter 108 in the bright adjustment circuit and a sample-hold circuit 122 receives the video signal.例文帳に追加

ブライト調整回路では、アナログ信号合成回路１０５またはＤ／Ａ変換器１０８から出力されるブライト調整された映像信号（内部映像信号）が、スイッチ１２１の一方の入力端子１２１ａに入力されるとともにサンプルホールド回路１２２に入力される。 - 特許庁

Input/output of a first differential amplifier 22 is short-circuited by a switch 26, a constant electric potential VN is outputted from the first differential amplifier 22 (i.e., a C-V conversion circuit 20), and an output of amplifying the constant electric potential VN by an amplifier 40 is held in a C sample hold circuit 51c.例文帳に追加

スイッチ２６により第１差動増幅器２２の入出力を短絡させて当該第１差動増幅器２２（即ち、Ｃ−Ｖ変換回路２０）から定電位ＶＮを出力させ、この定電位ＶＮが増幅アンプ４０で増幅された出力をＣサンプルホールド回路５１ｃに保持する。 - 特許庁

The reference voltage generated by a main substrate circuit 52 is output from one common output terminal 61 and a switch SW to which the reference voltage should be input is turned ON on a time-division basis for 16 sample-hold circuits 64.例文帳に追加

メイン基板回路５２で生成した参照電圧を1つの共通出力端子６１から出力し、この参照電圧を入力すべきスイッチ回路ＳＷのオン動作を、１６個のサンプルホールド回路６４について時分割で行う。 - 特許庁

In the switching power circuit, a trigger signal Ve in the same cycle as a reference pulse signal Vp outputted from a reference pulse generating circuit 2 is inputted into the set terminal S of a logical circuit 14, and also a signal Vg with its polarity reverse to this signal is inputted into a sample hold circuit 21.例文帳に追加

基準パルス発生回路２から出力される基準パルス信号Ｖｐと同周期のトリガ型信号Ｖｅを論理回路１４のセット端子Ｓに入力すると共に、この信号と極性が逆となる信号Ｖｇをサンプルホールド回路２１に入力する。 - 特許庁

To provide an optical disk device and an optical head device in which the servo of laser light quantity or an objective lens can be high-reliably performed by enabling high-speed sample/hold (S/H) without being affected by stray capacitance on a data transmission line.例文帳に追加

この発明は、データ伝送路の浮遊容量の影響を受けることなく高速でのサンプルホールドを可能として、レーザ光量や対物レンズのサーボを高い信頼性を持って実現することができるようにした光ディスク装置及び光ヘッド装置を提供することを目的としている。 - 特許庁

In a first stage A/D conversion section 20_1, an analog signal inputted to a sample-hold section 10 is also directly inputted to an ADC circuit 21, and the ADC circuit 21 converts the value of the analog signal (analog data) into digital data.例文帳に追加

初段ＡＤ変換部２０_１において、サンプルホールド部１０に入力するアナログ信号がＡＤＣ回路２１にも直接に入力され、該アナログ信号の値（アナログデータ）がＡＤＣ回路に２１よりデジタルデータに変換される。 - 特許庁

In order to reduce glitch, an input code compatible sample-hold circuit section 25 is added to a conventional R-2R digital/analog converter circuit provided with a latch circuit 10, a MOS switch circuit 15, an R-2R ladder resistor section 20, and an output buffer 30.例文帳に追加

ラッチ回路１０と、ＭＯＳスイッチ回路１５と、Ｒ−２Ｒラダー抵抗部２０と、出力バッファー３０とを備えた従来のＲ−２Ｒ型ＤＡ変換回路に、グリッチ低減のため入力コード対応型のサンプルホールド部２５を付加する。 - 特許庁

The Image determination circuits P2 to Pn respectively compare sampling video signals AVs outputted from preceding sample-and-hold circuits SH1 to SHn-1 with a video signal AV outputted from a display control circuit 200 to determine whether an image to be displayed is a raw image or not.例文帳に追加

画像判定回路Ｐ２〜Ｐｎは、前列のサンプルホールド回路ＳＨ１〜ＳＨｎ−１から出力されたサンプリング映像信号ＡＶｓと表示制御回路２００から出力された映像信号ＡＶとを比較し、表示すべき画像がベタ画像であるか否かを判定する。 - 特許庁

The same as above, a resistor R21 is connected in series to a capacitor C2, a sample hold circuit 220 containing the capacitor C2 is composed of a low-pass filter, and high-frequency noises that are generated when a switch SW8 is turned on or off can be restrained.例文帳に追加

同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成し、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制する。 - 特許庁

To provide a standard sample for measuring the number of live bacteria, which facilitates the control of the number of added bacteria, can control the change in the number of the live bacteria, can stably hold the uniform state for at least six to eight weeks after produced, and facilitates operations in examinations.例文帳に追加

添加菌数のコントロールが容易であり、試料中の生菌数の変動が抑えられ、試料の作製が簡単であり、作製後少なくとも６〜８週間は安定で均一な状態を保持でき、検査における操作が容易な、生菌数測定用の標準試料を提供することが本発明の課題である。 - 特許庁

A clamp means 102 clamps an input signal in a form of being superimposed on a fluctuating DC component at no signal to reset an integrator 106, and a sample-hold means 107 holds the output voltage of an adder 105 as a reference value.例文帳に追加

変動する直流成分に重畳した形の入力信号に対し、無信号時の入力信号をクランプ手段102でクランプし、積算器106をリセットし、加算器105の出力電圧を基準値としてサンプルホールド手段107に保持する。 - 特許庁

When DC test for an analog front end part 2, provided in the semiconductor integrated circuit device, is performed by a tester LT, the measurement result output from the analog circuit via an optional switch of a switching part 10 is inputted to a sample and hold circuit 11.例文帳に追加

テスタＬＴにより、半導体集積回路装置に設けられたアナログフロントエンド部２のＤＣテストが行われると、スイッチ部１０の任意のスイッチを介してアナログ回路から出力される測定結果がサンプル／ホールド回路１１に入力される。 - 特許庁

D/A conversion is performed on a digital output signal of the sub A/D converter by a sub D/A converter, a difference signal from the input signal is generated by a subtractor and amplified by a sample/hold amplifier to form an analog signal to be transported to the next stage.例文帳に追加

上記サブＡ／Ｄ変換器のデジタル出力信号をサブＤ／Ａ変換器でＤ／Ａ変換を行い、上記入力信号との差信号を減算器で生成し、サンプルホールドアンプで増幅して次段に伝えられるアナログ信号を形成する。 - 特許庁

In the case of transferring the pixel signal, a signal voltage V2 acquired by amplifying the pixel signal voltage V1 stored in a storage capacity 266 and the signal voltage V3 of the composite components of the signal voltage V4 of the noise voltage Vnrst1 are acquired by a sample hold circuit 340a.例文帳に追加

画素信号転送時には、蓄積容量２６６に保持されている画素信号電圧V1を増幅した信号電圧V2とノイズ電圧Ｖnrst１の信号電圧V4の合成成分の信号電圧V3をサンプルホールド回路３４０ａで取得する。 - 特許庁

To prevent an abnormal discharge generated in a pusher pin and a workpiece, with the charge-eliminating function of the workpiece still activated by the pusher pin when pushing up the workpiece, in a plasme processing apparatus with an electrostatic absorptive film to hold the workpiece onto a movable sample stage by the aid of an electrostatic absorptive force.例文帳に追加

静電吸着力によって被処理体を可動式試料台に保持させる静電吸着膜を備えた処理装置において、被処理体突き上げ時にプッシャピンによる被処理体の電荷除去機能を有したまま、プッシャピンと被処理体に生じる異常放電を防止する。 - 特許庁

The present sample/hold circuit comprises a (+) input terminal T1, a (-) input terminal T2, a (+) output terminal T3, a (-) output terminal T4, a voltage applying terminal T5, a fully differential operational amplifier 1, capacitors 11-16, 21-26, and switch elements 30-36, 40-46.例文帳に追加

このサンプルホールド回路は、＋入力端子Ｔ１、−入力端子Ｔ２、＋出力端子Ｔ３、−出力端子Ｔ４、電圧印加端子Ｔ５、全差動オペアンプ１、容量素子１１〜１６，２１〜２６、およびスイッチ素子３０〜３６，４０〜４６を備える。 - 特許庁

To provide a pulse detector which generates a sample hold signal and holds a signal level of a high-frequency signal even though the attenuation of the signal level is slow when a load having a high Q value to generate plasma is connected so that a high-frequency signal is outputted in pulse width modulation.例文帳に追加

プラズマを発生させるようなＱ値の高い負荷が接続され、パルス幅変調において高周波信号が出力される場合、信号レベルの減衰が遅くとも、サンプルホールド信号を発生させ、高周波信号の信号レベルをホールドするパルスディテクタを提供する。 - 特許庁

To provide an imaging apparatus with an enhanced S/N by revising a phase timing of a sample hold pulse attended with revision of a drive condition such as reduction of a drive frequency when a correlation double sampling circuit or the like samples and holds an imaging signal.例文帳に追加

低輝度被写体に対する視認性を向上させるためには、ゲインを高くして映像信号を増幅させることが容易な手法ではあるが、ノイズやシェーディング等の信号変動の問題で、容易にゲインを高くすることができない。 - 特許庁

The magnetic sensor device 1 is composed by integrating, in a single semiconductor chip, Hall elements 10X and 10Y, changeover switch circuits 20X and 20Y, amplifying circuits 30X and 30Y, sample hold circuits 40X and 40Y, comparison circuits 50X and 50Y, latch circuits 60X and 60Y, output circuits 70X and 70Y, control circuits 80X and 80Y and an oscillation circuit 90.例文帳に追加

磁気センサ装置１は、ホール素子１０Ｘ，１０Ｙ、切替スイッチ回路２０Ｘ，２０Ｙ、増幅回路３０Ｘ，３０Ｙ、サンプルホールド回路４０Ｘ，４０Ｙ、比較回路５０Ｘ，５０Ｙ、ラッチ回路６０Ｘ，６０Ｙ、出力回路７０Ｘ，７０Ｙ、制御回路８０Ｘ，８０Ｙ、発振回路９０と、を単一の半導体チップに集積化して成る。 - 特許庁

A signal reproducing apparatus has a binarization circuit in which analog input signals A, B, C and D are converted into pulse signals, a logical arithmetic circuit for inputting the four pulse signals and generating the sampling pulses, and a sample-and-hold circuit for sampling and holding an RF signal input, based on the sampling pulses to correctly extract signal components contained in the RF signal by sampling the RF signal.例文帳に追加

アナログ入力信号A、B、C、Dがパルス信号に変換される２値化回路と、４つのパルス信号を入力してサンプリングパルスを生成する論理演算回路と、サンプリングパルスに基づいて入力するRF信号をサンプルホールドするサンプルホールド回路とを有し、RF信号のサンプリングによって当該RF信号に含まれる信号成分を正確に抽出する。 - 特許庁

The output signal of the SQUID 14 is amplitude-modulated by sample and hold operation in a modulating circuit portion 26, and is converted into a modulated signal by a carrier frequency determined by the time constant of a capacitor 20 and a resistor 22 and the switching time of a change-over switch 24, and the modulated signal is amplified by a noninverting amplifier circuit 30.例文帳に追加

ＳＱＵＩＤ１４の出力信号を、変調回路部２６でサンプリングホールドによる振幅変調を行って、コンデンサ２０と抵抗２２との時定数及び切換スイッチ２４の切換時間で決定される搬送周波数による変調信号に変換して、非反転増幅回路３０で前記変調信号を増幅する。 - 特許庁

When sampling/holding a reference voltage Vref, a capacitor which samples/holds the reference voltage right previously between a plurality of reference voltage sample hold capacitors Crefa and Crefb samples/holds the reference voltage in the other capacitor Cref during a differential voltage hold operation period for holding a differential voltage between the reference voltage Vref and a data voltage Vdat of an input signal Vccd in integration capacitors CiN and CiP.例文帳に追加

基準電圧Ｖｒｅｆをサンプル／ホールドするときは、積分キャパシタＣｉＮ，ＣｉＰに入力信号Ｖｃｃｄの基準電圧Ｖｒｅｆとデータ電圧Ｖｄａｔとの差分電圧をホールドする差分電圧ホールド動作期間中に、複数の基準電圧サンプルホールドキャパシタＣｒｅｆａ，Ｃｒｅｆｂのうち、直前に基準電圧をサンプル／ホールドしたキャパシタは別のキャパシタＣｒｅｆに基準電圧をサンプル／ホールドする。 - 特許庁

By inverting a logic at a CCD driver 4' and by inputting/outputting the CCD driver 4', the SPL is inputted to an AFE 10 being delayed by a delay (T_delay) with respect to the mclk_spl by the CCD driver 4' constantly, and the SPL and the mclk_spl are inputted to a sample hold circuit 12 and a multiplexer circuit 15 respectively.例文帳に追加

そして、ＳＰＬは、ＣＣＤドライバ４′で論理が反転し、ＣＣＤドライバ４′を入出力することにより、ｍｃｌｋ＿ｓｐｌに対し、ＣＣＤドライバ４′による遅延（Ｔ＿ｄｅｌａｙ）分だけ必ず遅れてＡＦＥ１０に入力され、そのＳＰＬおよびｍｃｌｋ＿ｓｐｌがそれぞれサンプルホールド回路１２，マルチプレクサ回路１５に入力される。 - 特許庁

The black level clamp circuit 3 decides the reference black level, based on the signal from the sample-and-hold circuit 2 and a black level clamp pulse (clamp pulse A or B) from a pulse changeover device 7, a video signal processing circuit 4 applies gain control and gamma processing or the like to the signal and provides the output of a video signal.例文帳に追加

黒レベルクランプ回路３においては、サンプルホールド回路２からの信号とパルス切替器７からの黒レベルクランプパルス（クランプパルスＡ又Ｂ）に基づいて、基準となる黒レベルが決定され、映像信号処理回路４において、ゲイン制御、ガンマ処理等が行われた後、映像信号として出力される。 - 特許庁

In two operational amplifiers provided for reading signals held in two sample-and-hold capacitors, each of the operational amplifiers samples an offset voltage of the other in reset operation and, in addition, also samples its own offset voltage and the signal read circuit includes a means for reading the sampled offset voltage and adding the offset voltage to an output of each of the operational amplifiers in read operation.例文帳に追加

２つのサンプルホールド容量に保持された信号を各々読み出すために設けられた２つの演算増幅器において、各々の演算増幅器がリセット動作において、他方のオフセット電圧双方をサンプリングすることに加えて、自身のオフセット電圧をもサンプリングし、前記サンプリングされたオフセット電圧を読出し動作時に各々の演算増幅器出力に加算する手段を有することとする。 - 特許庁

Then the input changeover switch 200 is thrown to the position of a fixed level for a 2nd period, the 1st clamp means samples and holds a clamp level with respect to the fixed level for the first half of the 2nd period and the 1st sample-and-hold means samples and holds the signal at the output side of the clamp capacitor 201.例文帳に追加

次に、第２の期間で入力切換スイッチ２００を固定電位側に切り換えて、その第２の期間の前半で固定電位に対してクランプ電位を第１クランプ手段によりサンプルホールドした後、クランプコンデンサ２０１の出力側の信号を第１サンプルホールド手段によりサンプルホールドする。 - 特許庁

An analog signal AO output by a CIS 231 of a second reading device 230 (second image reading part) is converted into a digital value by a sample/hold circuit 234 and an A/D conversion circuit 235, converted into a digital signal DO of a differential transmission system by an LVDS interface 238 and subsequently transmitted to the control substrate 450 via a connector 232 and a second harness 430.例文帳に追加

第２読取デバイス２３０（第２画像読取部）のＣＩＳ２３１が出力するアナログ信号ＡＯは、サンプルホールド回路２３４，Ａ／Ｄ変換回路２３５によってデジタル値に変換され、ＬＶＤＳインタフェース２３８にて差動伝送方式のデジタル信号ＤＯに変換された上で、コネクタ２３２，第２ハーネス４３０を経由して制御基板４５０に伝達される。 - 特許庁

One of pulses having plural pulse widths generated by a clamp pulse generation circuit 12 and a sample and hold pulse generation circuit 11 is selected based on a selection signal inputted from the external and a capacitor for applying proper noise reduction to the pulse width selected by the selection signal is selected from plural capacitors 41 to 43, 54 to 56 built in capacitance selection circuits 13, 14.例文帳に追加

外部から入力される選択信号に基づいて、クランプパルス生成回路１２及びサンプルホールドパルス生成回路１１にて生成された複数のパルス幅を有するパルスのうち１つを選択するとともに、容量値選択回路１３，１４内の複数のコンデンサ４１〜４３，５４〜５６のうち、選択信号によって選択されたパルス幅に適正なノイズ低減を行うコンデンサをそれぞれ選択する。 - 特許庁

A voltage-current converter 120 produces a differential current by the sample-and-hold voltage signal and a reference voltage, and outputs it to an output voltage generater 130 via two current mirror circuits, to convert two current signals into a voltage signal, which is input to a voltage- voltage conversion circuit 140, to obtain differential voltage output signals RSSIout, RSSIoutx around any voltage.例文帳に追加

電圧電流変換部１２０では、サンプルホールド電圧信号と基準電圧によって差動電流を生成し、これを２つのカレントミラー回路を介して出力電圧生成部１３０に出力し、２つの電流信号を電圧信号に変換して電圧電圧変換回路１４０に入力し、任意の電圧を中心とした差動電圧出力信号ＲＳＳＩｏｕｔ、ＲＳＳＩｏｕｔｘを得る。 - 特許庁

The reproducing signal processing apparatus is provided with an AND circuit 15 that ANDs an output signal from a comparator circuit 2 and an output signal of a monostable multivibrator circuit 4 for generating a sample-and-hold acquisition time as a pulse detection means so as to detect each pulse in the reproducing signal without detecting an accidental single shot noise as a pulse.例文帳に追加

パルス検出手段として、コンパレータ回路２の出力信号と、サンプルホールドのアクイジョンタイムを作成するモノマルチバイブレータ回路４の出力信号とのＡＮＤをとるＡＮＤ回路１５を設けることにより、偶発的な単発のノイズを、パルスとして検出することなく、再生信号における個々のパルスを検出する。 - 特許庁

The prism includes a first prism having an incident surface 2a, a second prism having a curved reflecting surface 2b and the sample arranging part 2c, and a third prism having an emitting surface 2d, wherein the first and second prisms are arranged on the side of the same surface as the second prism or arranged at the positions opposed to each other so as to hold the second prism.例文帳に追加

プリズムは、入射面２ａを有する第１プリズムと、湾曲形状の反射面２ｂと試料配置部２ｃとを有する第２プリズムと、出射面２ｄを有する第３プリズムを備え、第１プリズムと第２プリズムが、第２プリズムの同じ面側に配置されるか、第２プリズムを挟んで対向する位置に配置されている。 - 特許庁

When a sample hold signal SH1 becomes L, an APC circuit 10-1 becomes to be of a sampling mode, and in this sampling mode, a capacitor C1 is charged or discharged according to an output signal of a comparator 13-1 and a charged potential VM1 is increased or decreased, and a LD driver 15-1 controls light quantity of LD1 to be a predetermined value.例文帳に追加

サンプルホールド信号ＳＨ１がＬになるとＡＰＣ回路１０−１がサンプリングモードになり、このサンプリングモード時にはコンパレータ１３−１の出力信号に応じてコンデンサＣ１が充電又は放電して充電電位ＶＭ１が上下し、ＬＤドライバ１５−１によりＬＤ１の光量が所定値になるように制御される。 - 特許庁

In a sampling period, a driving current I is given to a specific segment and a stabilized power supply Vout is optimized so that the current I becomes constant by a control loop made up with a current detecting circuit 25, a current value sample-and-hold circuit 26, a driving voltage controlling circuit 24 and a driving voltage control element 22.例文帳に追加

サンプリング期間では、特定セグメントに駆動電流Ｉを与えつつ、電流検知回路２５、電流値サンプルホールド回路２６、駆動電圧制御回路２４及び駆動電圧制御素子２２からなる制御ループにより駆動電流Ｉが一定となるように安定化電源Ｖｏｕｔを最適化する。 - 特許庁

A sampling time generating circuit 101 inputs a clock signal to be measured MCK, and outputs first and second sampling trigger signals to a sample-hold circuit 102 at predetermined timing before and after a time point when a half period of the clock signal to be measured MCK is elapsed from a first edge of the clock signal to be measured MCK.例文帳に追加

サンプリングタイミング生成回路１０１は、被測定クロック信号ＭＣＫを入力し、被測定クロック信号ＭＣＫの第１のエッジから被測定クロック信号ＭＣＫの１／２周期後の前後におけるそれぞれの所定のタイミングおいて第１および第２のサンプリングトリガ信号をサンプルホールド回路１０２に出力する。 - 特許庁

To provide an optical sensor signal processor which can perform stable binarization processing that is hardly affected by fluctuations of a light source, a binarization reference voltage or the like by enabling only a large change component in the brightness and darkness by processing a sensor output signal from a two-dimensional light reception sensor with a sample hold circuit and a low band cut-off filter.例文帳に追加

２次元受光センサからのセンサ出力信号をサンプルホールド回路及び低域遮断フィルターで処理することにより明暗の大きな変化成分のみを検出することを可能にして光源や２値化基準電圧等の変動に影響され難い安定した２値化処理を行なうことができる光センサ信号処理装置を提供することである。 - 特許庁

A sample-hold type phase comparator is employed for the CDR IC and the phase comparator receives input VCO output waveform signals whose phases are shifted by 90-degrees with each other so as to calculate the jitter transmission band only through the measurements of the frequency and a DC voltage thereby adjusting the jitter transmission band at the DC test for the IC.例文帳に追加

ＣＤＲ ＩＣにサンプル＆ホールド形の位相比較器を用い、さらにジッタ伝達帯域調整時その位相比較器に互いに９０度ずれたＶＣＯ出力波形を入力できるようにしたことにより、周波数の測定と直流電圧の測定のみでジッタ伝達帯域を算出し、ＩＣのＤＣテスト時でのジッタ伝達帯域調整を可能とした。 - 特許庁

Each of the unit circuits U has a transmission gate G1 to sample the gradation signal Dg in accordance with the sampling pulse SMPs from the pulse output circuit 20, a transmission gate G2 interposed between the transmission gate G1 and a data line 45 and a capacitor C to hold the voltage of the output terminal of the transmission gate G2.例文帳に追加

各単位回路Ｕは、階調信号Ｄgをパルス出力回路２０からのサンプリングパルスＳＭＰに応じてサンプリングするトランスミッションゲートＧ1と、トランスミッションゲートＧ1とデータ線４５との間に介挿されたトランスミッションゲートＧ2と、トランスミッションゲートＧ2の出力端子の電圧を保持するキャパシタＣとを有する。 - 特許庁