「SAMPLE- AND-HOLD」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

Shading data stored in a shading memory 1 are read out and converted to an analog signal VSD by a D/A converter 2, on the other hand, an input image signal VIN is sampled/held by a sample-and-hold circuit 3, that output VSH is applied to a divider 4, and dividing of VSD/VSH is performed by the divider 4.例文帳に追加

シェーディングメモリ１に記憶しているシェーディングデータを読み出し、Ｄ／Ａ変換器２でアナログ信号Ｖ_SDに変換し、一方入力画像信号Ｖ_INをサンプルホールド回路３でサンプルホールドし、その出力Ｖ_SHを除算器４に加え、除算器４でＶ_SD／Ｖ_SHの除算を行う。 - 特許庁

Holes are bored successively with a boring machine 13 on lids for vent holes 272, 273, 274 communicated with a detection vessel 450 and waste vessels 460, 470 in an analytical disk 2, and then the analytical disk 2 is rotated, to thereby supply and hold a predetermined quantity of the sample.例文帳に追加

分析ディスク２内の検出容器４５０および廃棄容器４６０、４７０に連通する通気孔２７２、２７３、２７４の蓋に穿孔機１３で順次孔を開けた後、分析ディスク２を回転させることで試料の供給および定量保持を実現する。 - 特許庁

To provide an image pickup device which is miniaturized, has a high performance and is reduced in power consumption by making a sample-and-hold (S/H) circuit composed of a bipolar process, an AGC circuit and an A/D converter composed of a CMOS analog process into one chip.例文帳に追加

バイポーラプロセスで構成されていたサンプルアンドホールド回路、ＡＧＣ回路と、ＣＭＯＳアナログプロセスで構成されていたＡＤコンバータとをワンチップ化し、小型、高性能、低消費電力の撮像装置を実現する。 - 特許庁

The second feedback circuit 5 comprises a second integration circuit 9 which integrates the output voltage Vout of the conversion unit 3; and a sample-and-hold circuit 10 which samples and holds the output of the second integration circuit 9 in a sensing period, during which a pulsed detection signal is input.例文帳に追加

第２の帰還回路５は、変換部３の出力電圧Ｖｏｕｔを積分する第２の積分回路９と、パルス状の検出信号が入力されるセンシング期間において、第２の積分回路９の出力をサンプルホールドするサンプルホールド回路１０とを有している。 - 特許庁

The first feedback circuit 5 comprises a first integration circuit 9 for integrating the output voltage Vout of a conversion unit 3, and a sample-and-hold circuit 10 for sampling and holding the output of the first integration circuit 9 for a sensing period, during which a pulsating detection signal is input.例文帳に追加

第１の帰還回路５は、変換部３の出力電圧Ｖｏｕｔを積分する第１の積分回路９と、パルス状の検出信号が入力されるセンシング期間において、第１の積分回路９の出力をサンプルホールドするサンプルホールド回路１０とを有している。 - 特許庁

A 1st voltage divider circuit 21 includes a 2nd MOS transistor 3 as a divider element of the same characteristic (having the same gate width and length) as a 1st MOS transistor 4 for sample and hold, and generates a voltage correspondingly to a variation in a resister value of the 2nd MOS transistor 3.例文帳に追加

第１の電圧分割回路２１は、サンプルホールド用の第１のＭＯＳトランジスタ４と同一特性（ゲート幅、ゲート長が同一）の第２のＭＯＳトランジスタ３を分圧素子として含み第２のＭＯＳトランジスタ３の抵抗値の変化に応じた電圧を発生する。 - 特許庁

To realize an optical disk device capable of recording and reproducing information in an optical disk medium, suited to high-speed recording where signal transmission is difficult, optimal for an average value system and a sample-hold system, and capable of dealing with high-speed recording in various optical disks.例文帳に追加

光ディスク媒体に対する情報の記録と再生とが可能で、信号伝送が困難になる高速記録に際しても好適な光ディスク装置を実現すると共に、平均値方式やサンプルホールド方式に最適で各種光ディスク媒体への高速記録対応が可能な光ディスク装置を提供する。 - 特許庁

A switching section 10 selects any of electric signals outputted from the image sensors and the selected signal is given to an imaging processing section comprising: a sample-hold section 13; an A/D converter 14; an image signal transmission changeover device 15; an image compression section 16; and a wireless transmission and reception section 17 or the like.例文帳に追加

これらのイメージセンサから出力される電気信号のいずれか１つが、切替部１０によって選択されて、サンプルホールド部１３、Ａ／Ｄコンバータ１４、画像信号送出切替部１５、画像圧縮部１６、およびワイヤレス送受信部１７などからなる撮像処理部に入力される。 - 特許庁

A parallel A/D converter in a sample-hold section of a converter circuit generates two complementary clocks Q and/Q from are master clock, and then uses the original master clock after that and the two clocks are gated at random to reduce delay mismatching of the circuit.例文帳に追加

変換器回路のサンプルホールド部分において、並列Ａ／Ｄ変換器が１つのマスタ・クロックから２つの相補的なクロックＱ及びＱ（バー）を発生し、その後でもとのマスタ・クロックを用いて、これらの２つのクロックをランダムにゲートすることで、回路の遅延不整合を減らす。 - 特許庁

The A/D conversion circuit 51 is an 8-bit A/D conversion circuit having pipeline connection constitution, and basic units 52a to 52d are connected in four stages in series via sample-and-hold circuits 53a to 53d and switches SW53a to SW53d.例文帳に追加

Ａ／Ｄ変換回路５１は、パイプライン接続構成の８ビットＡ／Ｄ変換回路であり、基本ユニット５２ａ〜５２ｄが直列に４段、サンプルホールド回路５３ａ〜５３ｄ及びスイッチＳＷ５３ａ〜５３ｄを介して接続されている。 - 特許庁

The sample-and-hold circuit 2 is provided with a capacitor CT whose one electrode connects to ground, a switch TT that selects conduction/non-conduction between the capacitor CT and the input signal lines, and a mode changeover circuit MO connecting to the switch TT.例文帳に追加

サンプルホールド回路２には、一方の電極が接地されたコンデンサＣＴ、このコンデンサＣＴと入力信号線との導通／非導通を切替えるスイッチＴＴ及びこのスイッチＴＴに接続されたモード切替回路ＭＯが設けられている。 - 特許庁

The sample hold capacitors CHOLDA and CHOLDB are made to insert alternately between the input terminal 31 of the amplifier 3, and the output terminal 32 with the transistors T12, T13, T19-T22 to compose the output switching means, and the signal voltage sampled by each capacitor is made to output.例文帳に追加

出力切り替え手段を構成するトランジスタＴ１２，Ｔ１３，Ｔ１９〜Ｔ２２により、アンプ３の入力端子３１と出力端子３２との間にサンプルホールドコンデンサＣＨＯＬＤＡ，ＣＨＯＬＤＢを交互に挿入させて、それぞれがサンプリングした信号電圧を出力させる。 - 特許庁

The analog signal level-converted by an input transformer group 1 is converted into a digital signal by a sample-and-hold circuit 3, a multiplexer 4, and an A/D converter 5 and stored into a memory 6 as voltage power data, after the high frequency element thereof is removed by an analog filter 2.例文帳に追加

入力トランス群１によりレベル変換されたアナログ信号はアナログフィルタ２にて高周波成分の除去が行われ、サンプルホールド回路３、マルチプレクサ４及びＡ／Ｄ変換器５にてデジタル信号に変換され、メモリ６に電圧、電力データとして格納される。 - 特許庁

An optical pickup 14 includes a semiconductor laser 41, optical members such as a laser driving section and beam splitter 42, luminous waveform generator 203, photoelectric converter (light receiving element 310 and current voltage converter 312), sample hold section 330, and sampling pulse generator 400.例文帳に追加

半導体レーザ４１、レーザ駆動部、ビームスプリッタ４２などの光学部材、発光波形生成部２０３、光電変換部（受光素子３１０、電流電圧変換部３１２）、サンプルホールド部３３０、サンプリングパルス生成部４００を、光ピックアップ１４に配置する。 - 特許庁

The sample and hold circuit includes at least one input switch for connecting selectively the capacitive element to the input, and at least one output switch for connecting selectively the capacitive element to the output.例文帳に追加

サンプル・アンド・ホールド回路は容量性要素を入力に選択的に接続するための少なくとも１つの入力スイッチおよび容量性要素を出力に選択的に接続するための少なくとも１つの出力スイッチを含む。 - 特許庁

The sample-and-hold circuit 24 outputs output signals according to the level of the detection signal from the photodiode 17 to an A/D conversion part 25 and maintains the peak level even after the level of the detection signal from the photodiode 17 reaches the peak.例文帳に追加

サンプルホールド回路２４は、フォトダイオード１７からの検知信号のレベルに従った出力信号をＡ／Ｄ変換部２５に出力するとともに、フォトダイオード１７からの検知信号のレベルがピークを迎えた後でもそのピークレベル維持する。 - 特許庁

The input circuitry also includes switching circuitry for selectively coupling the sampling capacitor with an input of the sample and hold circuitry during the second operating phase and to an output of the autozeroing input buffer during the first operating phase.例文帳に追加

入力回路はまた、第２の動作段階中に、サンプリングコンデンサをサンプル＆ホールド回路の入力と選択的に結合するため、また、第１の動作段階中にサンプリングコンデンサを自動ゼロ化入力バッファの出力と選択的に結合するためのスイッチング回路を含む。 - 特許庁

When a multiplexer 3 selects a color signal of a R component, the corresponding transistor 2R and the corresponding resistor R4 configure an emitter follower, and the color signal of the R component subjected to impedance conversion is outputted from the multiplexer 3 to a sample-hold unit 6.例文帳に追加

Ｒ成分のカラー信号がマルチプレクサ３で選択されている場合、対応するトランジスタ２Ｒと抵抗４とによりエミッタフォロワが構成され、インピーダンス変換されたＲ成分のカラー信号が、マルチプレクサ３からサンプル／ホールド器６へ出力される。 - 特許庁

The voltage signal corresponding to the bias power can be detected stably even in a short bias power period without deteriorating the response of rise and fall of the waveform of the voltage signal supplied to the sample-and-hold circuit 213.例文帳に追加

サンプルホールド回路２１３に供給される電圧信号の波形の立ち上がりや立ち下がりの応答性が悪化することがなく、バイアスパワー期間が短い部分でも、当該バイアスパワーに対応した電圧信号を安定して検出できる。 - 特許庁

Timing at which both of the sample-and-hold device 10 and the integrator 13 are controlled is obtained from a phase lock loop, the phase lock loop is locked to a groove wobble signal (TWin) inputted by performing clock multipication with the prescribed coefficient.例文帳に追加

サンプル／ホールド装置（１０）と積分器（１３）との両方を制御するタイミングは位相ロックループ（１２）から得られ、該位相ロックループは、所定の係数でクロック乗算を実行することによって入力のグルーブウォブル信号（ＴＷｉｎ）にロックされる。 - 特許庁

A timing control circuit 110 being a group of the X control circuit, the Y control circuit, and the data bit supply circuit is provided along the X direction so as to face the sample-and-hold circuit 130 with the X address decoder 120 between them.例文帳に追加

Ｘ制御回路、Ｙ制御回路およびデータビット供給回路の一群であるタイミング制御回路１１０を、サンプル・ホールド回路１３０に対し、Ｘアドレスデコーダ１２０を挟んで対向するように、かつ、Ｘ方向に沿って設ける。 - 特許庁

To provide a sample/hold circuit capable of extremely simply and stably measuring the amount of clock skew relative to a conventional technique by inputting a calibration signal without using a reference voltage source; and an A/D conversion device using it.例文帳に追加

基準電圧源を用いることなく、較正信号を入力することにより従来技術に比較してきわめて簡単にかつ安定してクロックスキュー量を測定することができるサンプルホールド回路及びそれを用いたＡ／Ｄ変換装置を提供する。 - 特許庁

A plurality of charge holding circuits in a second feedback circuit 9 sample and hold the output signal each for successively inputting to the other input terminal of the subtractor by a fourth switch circuit 10 with the holding signal of an input section 11 for sampling and holding the input signal.例文帳に追加

その出力信号を第２フィードバック回路９の複数の電荷保持回路により各々サンプリング保持して、入力信号をサンプリング保持する入力部１１の保持信号とともに、第４スイッチ回路１０により順次、減算器の他方の入力端子に入力する。 - 特許庁

The means for eliminating AC component is provided with an AC component detecting means constituted of HPF's 128, 136, effective value detectors 130, 138 and sample hold devices 132, 140 and gain adjusting means 134, 142 between the two couples of encoder signal pairs.例文帳に追加

交流成分除去手段は、ＨＰＦ１２８，１３６と実効値検波器１３０，１３８とサンプルホールド器１３２，１４０で構成される交流成分検出手段と、二組のエンコーダ信号対の間のゲイン調整手段１３４，１４２を有する。 - 特許庁

An amplifier circuit 31 amplifies a power monitor signal 23 inputted to a bias level current amount control part when information is recorded, and a sample/hold circuit 32 samples/holds a sampling signal 15 from a CPU and outputs the sampling signal 15 to an APC circuit 33 for a period of time between "H" to "L" when long space data are outputted.例文帳に追加

情報記録時、バイアスレベル電流量制御部に入力のパワーモニタ信号２３はアンプ回路３１で増幅され、ロングスペースデータ出力時にＣＰＵからのサンプリング信号１５が「Ｈ」→「Ｌ」の期間、サンプル／ホールド回路３２でサンプル／ホールドされＡＰＣ回路３３に出力。 - 特許庁

The read circuit 10 includes: an integration sample hold circuit 23 whose input is connected to an integration node N_INT; and a bias circuit 21 connected between a connection node N_BOUT to which a thermoelectric conversion element 2 is connected and the integration node N_IHT.例文帳に追加

本発明の読み出し回路１０は、積分ノードＮ_ＩＮＴに入力が接続された積分サンプルホールド回路２３と、熱電変換素子２が接続される接続ノードＮ_ＢＯＵＴと積分ノードＮ_ＩＮＴとの間に接続されたバイアス回路２１とを具備する。 - 特許庁

In that case, the switching power supplies 3 determine the amplitude and duty ratio of the pulse train of the control signal to be output so as to attain a predetermined control voltage so that one microcomputer 1 can control the plurality of power supplies 3 for a DC motor without using the sample and hold circuit.例文帳に追加

その際、出力される制御信号のパルス列の振幅とデューティ比を各スイッチング電源３が所定の制御電圧となるようにすることで、サンプル＆ホールド回路を使用しないでも複数台のＤＣモータの電源３を一台のマイコン１でコントロールできるようにする。 - 特許庁

The demultiplexer circuit demultiplexes one of the second data currents transmitted to the second data line by a sample and hold system and transmits the demultiplexed first currents to the fist data lines having the number which is an integer multiple of the number of sub-pixels included in each pixel.例文帳に追加

そして、逆多重化回路は、１つの第２データ線に伝達される第２データ電流をサンプル及びホールド方式で逆多重化し、逆多重化された第１電流を、画素に含まれるサブピクセルの個数の整数倍となる個数を有する第１データ線に伝達する。 - 特許庁

The received signal after shaping output from the signal shaping section 60 is subjected to sampling and A/D converting at a timing according to the selection of the received signal in a sample-hold section 71 and A/D converter 72, converted to parallel signals in a serial-parallel converter 73.例文帳に追加

信号整形部６０から出力される整形後の受信信号は、サンプルホールド部７１及びＡＤコンバータ７２において受信信号の選択に対応したタイミングでサンプリング及びＡＤ変換が実行され、シリアルパラレル変換部７３においてパラレル信号へ変換される。 - 特許庁

In this luminance compensation circuit, a current detecting circuit 4 detects a gate current at the time of reproduction driving of the display panel of the electric field discharging type display as voltage, and a sample and hold circuit 5 samples it by synchronizing with a control signal impressed to a terminal 3.例文帳に追加

電界放出型表示装置の表示パネルの再生駆動時のゲート電流を電流検出回路４で電圧として検出し、端子３に加えられる制御信号に同期してサンプル及びホールド回路５でサンプリングする。 - 特許庁

The sample and hold element 411 multiplies the second surplus linear component sig_C by the ratio (=T1/T2) of a first transfer waiting period T1 to a second transfer waiting period T2 and estimates a first surplus linear component sig_B (sig_B=(T1/T2)×sig_C).例文帳に追加

サンプルホールド要素４１１は、第２余剰線形成分ｓｉｇ＿Ｃに、第２転送待機期間Ｔ２に対する第１転送待機期間Ｔ１の比（＝Ｔ１／Ｔ２）を乗じ、第１余剰線形成分ｓｉｇ＿Ｂを推定する（ｓｉｇ＿Ｂ＝（Ｔ１／Ｔ２）・ｓｉｇ＿Ｃ）。 - 特許庁

By clocking a vertical scanning circuit one more time than the number of rows before starting reading, all column signal lines and all pieces of sample-and-hold means connected to all the column signal lines are prevented from being connected, so that an unnecessary electric charge is prevented from being accumulated in a column signal line.例文帳に追加

読み出しを開始する前に、垂直走査回路を行数より１回多くクロックすることにより、すべての列信号線とすべての列信号線につながるすべてのサンプルホールド手段とを接続しないようにし、列信号線に不要な電荷が蓄積しないようにする。 - 特許庁

A sample hold circuit includes the operational amplifier OP1, a switching element SF1 for feedback provided between the output terminal of the operational amplifier and a summing node NEG as the node of a first input terminal, and a switch signal generating circuit 80 which controls turning-on/off of the switch element for feedback.例文帳に追加

サンプルホールド回路は、演算増幅器ＯＰ１と、演算増幅器の出力端子と第１の入力端子のノードであるサミングノードＮＥＧとの間に設けられた帰還用スイッチ素子ＳＦと、帰還用スイッチ素子のオン・オフを制御するスイッチ信号生成回路８０を含む。 - 特許庁

The sample-and-hold circuit outputs difference potential as a pixel signal between a first pixel potential, when an integration period is ended after the first reset operation of the pixels, and a second pixel potential when a reset noise reading period is ended, after a second reset operation when the integration period passes.例文帳に追加

サンプルホールド回路は、画素の第１のリセット動作後の積分期間終了時の第１の画素電位と、積分期間後の第２のリセット動作後のリセットノイズ読み出し期間終了時の第２の画素電位との差電位を画素信号として出力する。 - 特許庁

Namely, output terminals A to D of the basic unit 52a of a first stage are connected to an input terminal IN of the basic unit 52b of a second stage through series circuits of sample-and-hold circuits 53a to 53d and switches SW53a to SD53d.例文帳に追加

すなわち、１段目の基本ユニット５２ａの出力端子Ａ〜Ｄはそれぞれサンプルホールド回路５３ａ〜５３ｄとスイッチＳＷ５３ａ〜５３ｄとの直列回路を介して２段目の基本ユニット５２ｂの入力端子ＩＮに接続されている。 - 特許庁

In the discharging step Dn, the electric conductors perform discharge to a ground, in the following charging step Cn, prescribed amount of electric charges are filled in the electric conductors and then, in the detection step Sn, a sample-and-hold circuit samples the electric charges of the electric conductors.例文帳に追加

放電ステップＤｎにて導電体はグランドに対して放電を行い、続く充電ステップＣｎにて所定量の電荷が導電体に注入され、次いで、検知ステップＳｎにてサンプル・ホールド回路が導電体の電荷をサンプリングする。 - 特許庁

Here, by setting amplitude of a pulse train of the output control signal and duty ratio so as to generate a prescribed control voltage by each switching power unit 3, the power unit 3 for a plurality of sets of the DC motors can e controlled using a single set of the microcomputer 1, even without having to use a sample and hold circuit.例文帳に追加

その際、出力される制御信号のパルス列の振幅とデューティ比を各スイッチング電源３が所定の制御電圧となるようにすることで、サンプル＆ホールド回路を使用しないでも複数台のＤＣモータの電源３を一台のマイコン１でコントロールできるようにする。 - 特許庁

To provide a semiconductor device capable of being used as a wide- band high-frequency switch by suppressing an increase in a conduction loss in a high-frequency without lowering the switching characteristics of a semiconductor switching element and to provide a sample-and-hold circuit using the same.例文帳に追加

半導体スイッチ素子のスイッチング特性を低下させることなく高周波での導通損失の増大を抑制できて広帯域の高周波スイッチとして利用できる半導体装置およびそれを用いたサンプルホールド回路を提供する。 - 特許庁

In the case of generation of momentary interruption a second turns ratio WR2=1 is selected as the turns ratio of the coupling transformer 4, and an output voltage of the inverter 6 is controlled by setting a voltage which is held by a sample-and-hold circuit 17 just before the interruption as the desired voltage Vs.例文帳に追加

瞬低発生時は、結合用変圧器４の巻数比として第２の巻数比ＷＲ２＝１を選択し、サンプルホールド回路１７で保持していた瞬低発生直前の電圧を目標電圧Ｖｓとして同様にインバータ６の出力電圧を制御する。 - 特許庁

Also, the control circuit 45 makes the sample-and-hold circuit 44 to execute sampling of an output voltage of the amplifier circuit 52 after the initialization operation of the amplifier circuit 52 at the final stage is released and a change in the output voltage of the amplifier 42 for detecting the electric charge by the signal electric charge is transmitted to the output of the amplifier circuit 52.例文帳に追加

また、制御回路４５は、最終段の増幅回路５２の初期化が解除され、信号電荷による電荷検出増幅器４２の出力電圧変動が、当該増幅回路５２の出力に伝わった後で、サンプルホールド回路４４に増幅回路５２の出力電圧をサンプリングさせる。 - 特許庁

An analog signal as a converted object in this A/D converter is held is a 1st sample-and-hold circuit 105 or the like via a changeover switch 103, an i-th bit A/D converter section 108 applies A/D conversion to the analog signal and a tristate output buffer 112 outputs the resulting signal to an output processing section 125.例文帳に追加

変換を行う対象としてのアナログ値の信号は、切替スイッチ１０３を経て第１のサンプルホールド回路１０５等でホールドされ、ｉビットＡ／Ｄ変換部１０８がこれをＡ／Ｄ変換してトライステート出力バッファ１１２が出力処理部１２５に出力する。 - 特許庁

To reduce the voltage dependency of a leak current of the input node of an analog switch circuit, and to reduce the distortion of a holding voltage, when used for a sample/hold circuit or the like for retaining the signal charge of a capacitor by arranging an analog switch circuit between an output terminal and an input terminal of an operational amplifier.例文帳に追加

アナログスイッチ回路の入力ノードのリーク電流の電圧依存性を低減でき、演算増幅器の出力端子と入力端子の間にアナログスイッチ回路を配置してキャパシタの信号電荷を保持するサンプルホールド回路等に用いた場合に、保持電圧の歪みを低減する。 - 特許庁

A digital pulse signal inputted to an input terminal 30 is converted by a phase difference detecting circuit 14 into a pulse signal 31 representing a phase difference, obtained as a voltage 34 representing the time for which the pulse signal 31 rises through an integrator 8, and held by a sample-and-hold circuit 10.例文帳に追加

入力端子３０に入力されるディジタルパルス信号は、位相差検出回路１４によって位相差を表すパルス信号３１に変換され、積分器８によってパルス信号３１が立ち上がっている時間を表す電圧３４として得られ、サンプルホールド回路１０によってホールドされる。 - 特許庁

After a MOS transistor T5 is turned on to sample and hold the video signal in a capacitor C2, the voltage value of a signal ϕVD is varied from Vh to Vm (Vm<Vh) and a pulse signal ϕV is supplied to output the video signal.例文帳に追加

ＭＯＳトランジスタＴ５をＯＮとしてキャパシタＣ２に映像信号をサンプルホールドした後、信号φＶＤの電圧値をＶｈからＶｍ（Ｖｍ＜Ｖｈ）とするとともにパルス信号φＶを与えることで映像信号を出力する。 - 特許庁

The bus lines L1 to L32 for supplying the gradation potentials based on the gradation data are selected by a gradation voltage selection section 57 and the gradation potentials are applied to liquid crystal display elements via a sample-hold circuit 60 and an output circuit 70.例文帳に追加

階調電圧選択部５７により、階調データに基づく階調電位を供給するバスラインＬ１〜Ｌ３２が選択され、サンプルホールド回路６０及び出力回路７０を介して液晶表示素子に階調電位が与えられる。 - 特許庁