「SS-I」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The drive circuit 162 continues to output the drive signal DR by utilizing the AC signal generated by the induction current I_SS.例文帳に追加

駆動回路１６２は、この誘導電流Ｉ_ＳＳが発生させる交流信号を利用して、駆動信号ＤＲの出力を継続させる。 - 特許庁

The mute control part 14 outputs a directive control sound collection signal Ss from a sound collection control part 13 to an I/F 16 when the mute control is not performed from the control part 10, and does not output the directive control sound collection signal Ss to the I/F 16 when the mute control is performed.例文帳に追加

ミュートコントロール部１４は、制御部１０からミュート制御されていなければ収音制御部１３からの指向性制御収音信号ＳｓをＩ／Ｆ１６へ出力し、ミュート制御されていれば指向性制御収音信号ＳｓをＩ／Ｆ１６へ出力しない。 - 特許庁

The operation circuit 20 three-dimensionally moves the virtual image I'_0 minutely while changing the rotation component R and the translation component T and calculates an evaluation value SS showing the amount of deviation between the image I_0 at the time T and the virtual image I'_0.例文帳に追加

演算回路２０は、回転成分Ｒ及び並進成分Ｔを変えながら仮想画像Ｉ’_0を３次元微小移動させて、時刻Ｔの画像Ｉ_0と仮想画像Ｉ’_0とのずれ量を示す評価値ＳＳを算出する。 - 特許庁

A phase detection circuit 150 compares a phase of an AC voltage generated by the oscillator 202 and the phase of the induced current I_SS, and detects a phase difference between the voltage phase and the current phase.例文帳に追加

位相検出回路１５０は、オシレータ２０２が発生させる交流電圧の位相と、誘導電流Ｉ_ＳＳの位相を比較することにより、電圧位相と電流位相の位相差を検出する。 - 特許庁

A sectional series method is applied to the inputted character string image and character element information (upper level:C1 and lower levels:SS, SR as shown in Fig.(i)) expressing upper and lower hierarchies is generated on the basis of the sectional series information.例文帳に追加

入力文字列画像に対して断面系列法を適用し、断面系列情報をもとに上下の階層で表現した文字要素情報（図中（ｉ）に示すように、上位：Ｃ１、下位：ＳＳ，ＳＲ）を生成する。 - 特許庁

In the I/O ESD protection cell, the V_DD ESD protection element, power clamping element, and V_SS ESD protection element are adjacent to each together such that respective elements are linearly connected, or disposed in a way of being partially overlapped.例文帳に追加

Ｉ／Ｏ ＥＳＤ保護セルでＶ_ＤＤ ＥＳＤ保護素子、パワークランプ素子及びＶ_ＳＳ ＥＳＤ保護素子は各素子が一直線に連結されるように隣接するか、一部重畳して配置される。 - 特許庁

A phase detection circuit 150 compares a phase of AC voltage generated by the VCO 202 with a phase of the inductive current I_SS to detect a phase difference with respect to voltage and current phases, and generates a phase difference indicating voltage indicating the magnitude of the phase difference.例文帳に追加

位相検出回路１５０は、ＶＣＯ２０２が発生させる交流電圧の位相と、誘導電流Ｉ_ＳＳの位相を比較することにより、電圧位相と電流位相の位相差を検出し、その大きさを示す位相差指示電圧を生成する。 - 特許庁

In a mixing system where a console 1, an engine 2, and I/O devices 3 to 5, each having a plurality of supply sources SS and supply destinations SD connected to a network 6, a plurality of transmission channels of the network 6 are assigned to each device.例文帳に追加

それぞれ供給元ＳＳと供給先ＳＤを複数有するコンソール１、エンジン２、及びＩ／Ｏ装置３〜５がネットワーク６に接続されたミキシングシステムにおいて、各装置には、ネットワーク６の複数の伝送チャンネルが割り当てられている。 - 特許庁

An arithmetic unit (E) executes the wavelet transform of a target block up to a level 4, and SS data calculated from data of peripheral blocks by other arithmetic elements (A-D, F-I) are employed for 3ss data deficient in processing the level 4.例文帳に追加

演算要素（Ｅ）は、注目ブロックのウェーブレット変換処理をレベル４まで実行するが、レベル４の処理で不足する３ＳＳデータは、他の演算要素（Ａ〜Ｄ，Ｆ〜Ｉ）によって周辺ブロックのデータから計算されたＳＳデータを用いる。 - 特許庁

An i-th counter 173i updates a count value Ci every time of input to the rising edge of the reference clock signals S0, and the i-th latch signal output circuit 174i outputs start winning signals SS inputted from an input terminal D as latch signals SLi in synchronism with the rising edge of the delayed clock signals SD.例文帳に追加

第ｉのカウンタ１７３ｉは、基準クロック信号Ｓ０の立ち上がりエッジに入力される毎にカウント値Ｃｉを更新し、第ｉのラッチ信号出力回路１７４ｉは、入力端子Ｄから入力される始動入賞信号ＳＳを遅延クロック信号ＳＤの立ち上がりエッジに同期させてラッチ信号ＳＬｉとして出力する。 - 特許庁

The n-type channel stop layer forms a diode adjacent to the p-type channel stop layer in the p-type layer, and an i/o terminal or an n+-type layer and a p+-type layer connected to a V_ss power terminal in the p^--type layer is provided.例文帳に追加

ＥＳＤ保護素子をＮ型基板上にＰ−層とＮ−層が隣接して存在し、前記Ｐ−層と前記Ｎ−層の境目上にＮ型チャネルストップ層が存在し、前記Ｎ型チャネルストップ層は前記Ｎ−層内でＶｄｄ電源端子に接続されたＮ＋層と隣接し、前記Ｎ型チャネルストップ層は前記Ｐ−層内ではＰ型チャネルストップ層と隣接しダイオードを形成し、前記Ｐ−層内に入出力端子またはＶｓｓ電源端子に接続されているＮ＋層とＰ＋層が設けられた構造とした。 - 特許庁