「SYNCHRONIZATION SIGNAL」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

A time information distributor 10 of a master 1 receives a reference time signal that synchronizes with an accurate clock device by an antenna 3, generates a packet of time synchronization which is a time packet describing a transmission completion time of the preceding time packet in an information storage area, and accurately broadcasts the time packet from an antenna 4 for a radio LAN to a slave 2 at a fixed interval (just one second).例文帳に追加

マスタ１の時刻情報配信装置１０は、高精度の時計装置に同期する基準時刻信号をアンテナ３で受信し、時刻同期のパケットであって、１つ前に送出した時刻パケットの送出完了時刻を情報格納域に記載した時刻パケットを生成し、正確に一定間隔（正１秒）で、無線ＬＡＮ用アンテナ４からスレーブ２へブロードキャストする。 - 特許庁

A sync code SY0 of 32 bits indicating start of a sector consisting of a synchronization signal and user data has two Sync States (Primary Sync State and Secondary Sync State), each Sync State has State 1 or State 2 and State 3 or State 4 in which polarization of recorded data is reversed.例文帳に追加

同期信号及びユーザデータからなるセクタの開始を示す３２ビットのシンクコードＳＹ０は、２つのＳｙｎｃ Ｓｔａｔｅ（Ｐｒｉｍａｒｙ Ｓｙｎｃ ＳｔａｔｅとＳｅｃｏｎｄａｒｙ Ｓｙｎｃ Ｓｔａｔｅ）とを有し、各Ｓｙｎｃ Ｓｔａｔｅは、Ｓｔａｔｅ１ ｏｒ Ｓｔａｔｅ２と、その記録データの極性を反転させたＳｔａｔｅ３ ｏｒ Ｓｔａｔｅ４とを有している。 - 特許庁

To provide a video signal switch device for performing a stable video switching operation without generating disturbance in a video at the time of switching in a simple and inexpensive constitution without a complicate circuit for realizing synchronization of digitized video signals to be switched with respect to a video signal switch device which inputs plural digitized video signals, and asynchronously switches the video signals, and outputs one decoded video signal.例文帳に追加

本発明は、ディジタル化された複数の映像信号を入力し非同期に切替えて復号された１つの映像信号を出力する映像信号切替装置に於いて、切替対象となるディジタル化映像信号の同期をとるための繁雑な回路を必要とせず、簡単かつ安価な構成で、切替の際に映像の乱れが生じることのない安定した映像切替動作が行える映像信号切替装置を提供することを課題とする。 - 特許庁

A test pattern success/failure judging circuit includes a second logical circuit group capable of holding the parallel signals for a plurality of channels outputted from a receiving circuit 15, a third logical circuit group generating the expected value of the signal newly outputted from the receiving circuit, and a fourth logical circuit group comparing the parallel signals presently received from the receiving circuit and the expected value, thereby no signal synchronization is required for this signal comparison.例文帳に追加

受信回路（１５）から先に出力された複数チャネル分のパラレル信号を保持可能な第２論理回路群と、この保持信号に基づいて、上記受信回路から新たに出力される信号の期待値を生成する第３論理回路群と、受信回路から現在取り込まれたパラレル信号と上記期待値とを比較する第４論理回路群とを含んでテストパターン合否判定回路を構成することにより、上記信号比較における信号同期を不要とする。 - 特許庁

An input buffer 20 fetches a data mask signal DQM in synchronization with the clock CLK0° or CLK180° to generate the internal mask signal MSK0 or MASK1.例文帳に追加

クロックの第１及び第２のエッジに同期したデータ入出力回路と、セルアレイにコラムゲートを介し接続した第１及び第２のデータバス線と、当該データ入出力回路にシリアルに入力する第１及び第２のライトデータを入出力するシリアルパラレル変換回路から出力する当該ライトデータに従い、当該データバス線を駆動する第１及び第２のライトアンプとを有し該ダブルデータレート対応のメモリデバイスにおいて、ライトアンプ制御回路は、ライトコマンドによる書込み時ライトアンプを活性化し、書き込み状態でもデータマスク信号に応答して第１及び・または第２のライトアンプを非活性化する。 - 特許庁

The packet communication apparatus used for high speed packet communication in a wireless mobile communication network includes: an SDU to PDU division section 220 for dividing packet data to be transmitted to an opposite entity to obtain protocol data units; and a synchronization control signal generating section 223 that superimposes a control signal used to change the length of the protocol data units onto the padding areas of the protocol data units caused at the division.例文帳に追加

無線移動通信ネットワークでの高速パケット通信で使用されるパケット通信装置が、対向エンティティに送信すべきパケットデータを分割してプロトコルデータユニットとするＳＤＵ→ＰＤＵ分割部２２０と、分割の際に発生したプロトコルデータユニットのパディングエリアに、プロトコルデータユニット長の変更を行うための制御信号を相乗りさせる同期制御信号生成部２２３とを備える。 - 特許庁

The phase synchronization apparatus includes an oscillator gain setting member configured to discriminate a frequency by sequentially delaying an input clock after dividing the input clock at a prescribed division ratio and to generate an oscillation gain setting signal by using discriminated frequency information, and a phase locked loop (PLL) circuit configured to oscillate an output clock having a frequency corresponding to the oscillation gain setting signal in response to the input clock.例文帳に追加

本発明の位相同期装置は、入力クロックを所定の分周比で分周した後、順次遅延させる動作により周波数を判別し、前記判別された周波数情報を用いて発振器ゲイン設定信号を生成する発振器ゲイン設定手段と、前記入力クロックに応じて、前記発振器ゲイン設定信号に対応する周波数を有する出力クロックを発振させるＰＬＬ回路を含むことを特徴とする。 - 特許庁

A modulator complying with prescribed specifications comprises a plurality of pattern memory means for dividing pulse width into a plurality of patterns to store them, a multiplexer means which is controlled by a start- stop synchronization pattern generated logically and selectively synthesizes the output from the pattern memory means, and a counter means for counting a clock signal based on the synthesized output from the multiplexer means to output the modulated signal complying with the prescribed specifications.例文帳に追加

所定の規格に準拠した変調器において、パルス幅のパターンを複数個に分けて記憶する複数個のパターンメモリ手段と、マイクロコンピュータ手段内で論理的に作成した調歩同期パターンにより制御され、前記パターンメモリ手段の出力を選択的に合成するマルチプレクサ手段と、このマルチプレクサ手段の合成出力に基づいてクロック信号をカウントして所定の規格に準拠した変調信号を出力するカウンタ手段とを具備する。 - 特許庁

In the process, synchronous data is detected by a synchronous data detection circuit 121 and a synchronous data detection signal SYC is generated; clock synchronization is extracted by a clock synchronous extraction circuit 122 and clock timing signals BST, BSR are generated; and transmission data from the master station 101 and data transmission of received data of the master station 101 are controlled by enable signals ETx, ERx generated by a timing generation circuit 123.例文帳に追加

この際、同期データ検出回路１２１により同期データを検出して同期データ検出信号ＳＹＣを生成し、クロック同期抽出回路１２２によりクロック同期を抽出してクロックタイミング信号ＢＳＴ，ＢＳＲを生成し、タイミング発生回路１２３によって生成したイネーブル信号ＥＴｘ，ＥＲｘにより、マスタ局１０１からの送信データおよびマスタ局１０１の受信データのデータ伝送を制御する。 - 特許庁

An amount of the phase delay for each color is changed by outputting a phase delay instruction signal from the phase delay control part 4 to the phase synchronization control part 2.例文帳に追加

レーザーダイオードを制御するＬＤ変調部５と、所定のクロックを出力するよう制御された書込クロック発生部１と、書込同期信号を生成する同期信号制御部と、書込クロックの位相制御を行う位相同期制御部２をと有し、前記同期信号制御部からの出力信号を前記位相同期制御部２に入力し、書込位置あわせを行うよう制御された光書込装置において、書込クロックの位相遅延を位相同期制御部２に対して指示する位相遅延制御部４を備え、位相遅延指示信号を前記位相遅延制御部４から前記位相同期制御部２に対して出力し、各色毎の位相遅延量を変更したことを特徴とするカラー画像形成装置。 - 特許庁