「Self-alignment effect」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The width of the positioning portion 11ca is narrower than that of the bonding strength securing portion 11cb to make possible the alignment with the shield box 12 by a self-alignment effect in the case of reflow heating.例文帳に追加

位置合わせ部１１ｃａの幅は、接合強度確保部１１ｃｂよりも狭く、リフロー加熱時に、セルフアライメント効果によりシールドボックス１２との位置合わせが可能な幅である。 - 特許庁

To provide a metal paste for soldering having a sufficient self alignment effect and to provide an efficient/stable soldering method.例文帳に追加

十分なセルフアライメント効果を備えた半田接合用の金属ペーストおよび効率的で安定した半田接合方法を提供することを目的とする。 - 特許庁

To provide a method for mounting electronic components and a device which allow a self-alignment effect to be effectively utilized, even when the spacing for mounting the electronic components is narrow.例文帳に追加

電子部品の実装間隔が狭い場合でもセルフアライメント効果が有効に活用できる電子部品の実装方法及び装置を提供する。 - 特許庁

The internal leads on a semiconductor element are corrected for irregular placement by a self-alignment effect of interposing molten solder, so that the joined positions of the internal leads are normalized.例文帳に追加

半導体素子上の内部リードは、介在する溶融はんだによるセルフアライメント効果によって、配置のばらつきが補正され、内部リードの接合位置が適正化する。 - 特許庁

At least one side or one edge of the slit is positioned just outside a desirable source position of the packaging component electrode, so that strong self-alignment effect is acquired.例文帳に追加

スリットの少なくとも１辺若しくは１端が、実装部品電極の望ましい位置のすぐ外側に位置するようにすることで、強力なセルフアライメント効果が得られる。 - 特許庁

By this method, even if a gap exist between the solder ball 9 and the electrode 2, a self alignment effect in soldering is secured, efficient and stable soldering is attained.例文帳に追加

これにより、半田ボール９と電極２の間にギャップが存在する場合においても、半田接合時のセルフアライメント効果を確保して効率的で安定した半田接合を行うことができる。 - 特許庁

The upper stage side semiconductor device 10 is connected to the plurality of lower stage side semiconductor devices 6 positioned on the board for positioning based on the self-alignment effect of solder by flip-chip connection.例文帳に追加

上段側半導体素子１０は半田のセルフアライメント効果に基づいて位置決め用基板上に位置決めされた複数の下段側半導体素子６に対してフリップチップ接続される。 - 特許庁

To accurately fix positioning of a printed circuit board relative to a mold base while effectively utilizing solder self-alignment effect in reflow without complicating a structure of the mold base and increasing costs.例文帳に追加

モールドベースの構造の複雑化とコストアップを招くことなく、リフロー時における半田のセルフアラインメント効果を活用しつつ、モールドベースに対するプリント基板の位置決め固定を正確化することができる。 - 特許庁

As a result, the degradation in the self-alignment property due to the hindrance of the flow of the molten solder 6* can be prevented by the gelatinized thermoplastic resin cured by the activation effect of the activator.例文帳に追加

これにより、活性剤８の活性作用によって硬化して既にゲル化した熱硬化性樹脂によって、溶融半田６＊の流動が妨げられることによるセルフアライメント性の低下を防止することができる。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of forming an FET (field-effect transistor) with a gate electrode offset in self-alignment by a sure and easy method, and to provide the semiconductor device manufactured by this method.例文帳に追加

確実且つ容易な方法により、ゲート電極をオフセットさせたＦＥＴをセルフアライン的に形成できる半導体装置の製造方法及びこの方法により製造された半導体装置を提供することを目的とする。 - 特許庁

Further, the solder 2 sandwiched between a component electrode 3a and the substrate 1 is fused to flow to the side of the electrode 3a and then spread entirely over the electrode 1a, thereby obtaining self-alignment effect and achieving soldering to the correct position.例文帳に追加

また、部品電極３ａと基板１との間に挟まれた半田２は溶融して電極３ａ側に流動して電極１ａ全体に広がってセルフアライメント効果が得られ正しい位置への半田付けが行われる。 - 特許庁

To provide a connecting structure of electronic parts and a circuit board capable of having a self-alignment effect by friction resistance between the soldering land of the circuit board and a lead terminal in the case of mounting the lead terminal of a flat package to the circuit board by re-flow soldering.例文帳に追加

本発明は、フラットパッケージのリード端子を回路基板にリフロー半田で実装する際に、回路基板の半田ランドとリード端子の間の摩擦抵抗によりセルフアラインメント効果を発揮できる電子部品と回路基板との接合構造を提供する。 - 特許庁

To provide a surface mounting electronic component in which the electronic component element is not cracked easily even when a mounting substrate is bent after packaging, and high precision mounting can be ensured by self-alignment effect due to surface tension of molten solder at the time of reflow soldering.例文帳に追加

実装後に実装基板が撓んだ場合であっても電子部品素体のクラックが生じ難く、リフロー半田付けに際して溶融半田の表面張力によるセルフアライメント効果により高精度に実装し得る表面実装型電子部品を提供する。 - 特許庁

In a microlens array sheet 35 having a light shielding substrate 24 and a microlens array 27, the light shielding substrate 24 is irradiated with a laser beam 32 from the microlens array 27 side by utilizing the lens effect and an inverse-truncated conical self-alignment hole 33 is formed on the light shielding substrate 24.例文帳に追加

遮光性基材２４及びマイクロレンズアレイ２７を有するマイクロレンズアレイシート３５において、レンズ効果を利用してマイクロレンズアレイ２７側からレーザ光３２を遮光性基材２４に照射して、遮光性基材２４に逆円錐台形状のセルフアライメント孔３３を形成する。 - 特許庁

Between both-end lead terminals 61 existing at the corner part of the flat package 60 and the both-end soldering lands 11 of the circuit board 10, solder 13 is increased compared with the other lead terminal 12 to be floated from the circuit 10 and to obtain the self-alignment effect by its surface tension.例文帳に追加

フラットパッケージ６０のコーナー部にある両端リード端子６１と回路基板１０の両端半田ランド１１との間に半田１３を他のリード端子１２に比べて多くすることにより、回路基板１０から浮き上がらせるとともに、その表面張力でセルフアラインメント効果を発揮させる。 - 特許庁

In the microlens array sheet 15 comprising a transparent substrate 4, a microlens array 7 and a light shielding layer 10, the light shielding layer 10 is irradiated with a laser beam 12 from the microlens array 7 side via a transparent substrate 4 by utilizing a lens effect and an inverse-truncated conical self-alignment hole 13 is formed on the light shielding layer 10.例文帳に追加

透明基材４，マイクロレンズアレイ７，及び遮光層１０を有するマイクロレンズアレイシート１５において、レンズ効果を利用して透明基材４を介してマイクロレンズアレイ７側からレーザ光１２を遮光層１０に照射して、遮光層１０に逆円錐台形状のセルフアライメント孔１３を形成する。 - 特許庁

The semiconductor element 4 is formed in a self-alignment manner in which magnetic contact is made in the first electrode 2 and the second electrode 3 with respect to a source electrode 22 and a drain electrode 23 having a magnetized layer of a magnetic material by connecting the two electrodes so that the field-effect transistor 20 is formed.例文帳に追加

帯磁した磁性体層を有するソース電極２２およびドレイン電極２３に対し、両電極間をつなぎ、それぞれの電極に対し第１の電極部２および第２の電極部３において磁力で接触する配置を、半導体素子４に自己整合的に形成させ、電界効果トランジスタ２０を作製する。 - 特許庁

To provide a DRAM with a memory cell portion and a peripheral circuit portion both installed together, which can integrates on the same substrate a first insulated gate type transistor, capable of forming a minute contact hole with self-alignment to a gate electrode and a second insulated gate type transistor, capable of fully reducing the parasitic resistance, while suppressing short-channel effect.例文帳に追加

本発明は、メモリセル部とその周辺回路部とを混載させてなるＤＲＡＭにおいて、ゲート電極に対して自己整合的に微細なコンタクトホールの開孔が可能な第１の絶縁ゲート型トランジスタと、短チャネル効果を抑制しつつ、寄生抵抗を十分に緩和することが可能な第２の絶縁ゲート型トランジスタとを同一基板上に集積できるようにする。 - 特許庁