「VDDR」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The gamma correction resistance near the input voltages (VDDR and VSS) is a variable resistance and others are fixed resistances.例文帳に追加

入力電圧（ＶＤＤＲ、ＶＳＳ）近傍のガンマ補正抵抗は、可変抵抗であり、その他は、固定抵抗である。 - 特許庁

The gamma correction resistance 403 near the input voltages (VDDR and VSS) is a variable resistance and others are fixed resistances.例文帳に追加

入力電圧（ＶＤＤＲ、ＶＳＳ）近傍のガンマ補正抵抗４０３は、可変抵抗であり、その他は、固定抵抗である。 - 特許庁

To a source of this PMOS transistor TR1, a memory cell MC is connected for supplying a boosted voltage VDDR for a leading operation.例文帳に追加

このＰＭＯＳトランジスタＴＲ１のソースには、リード動作用の昇圧電圧ＶＤＤＲが供給されるメモリセルＭＣが接続されている。 - 特許庁

VDD and VDDR pacing (atrial synchronized, ventricular inhibited pacing) are implemented via a single standard ventricular pacing lead 14 (unipolar or bipolar) and preferably a subcutaneous electrode array 13 (SEA).例文帳に追加

単一標準心室ペーシングリード１４、皮下電極アレイ１３介して、ＶＤＤ及びＶＤＤＲペーシング（心房同期心室抑制ペーシング）を実施する。 - 特許庁

Each power supply wiring that supplies the power supply voltages Vddr, Vddg, Vddb to the pixel circuit 400 is provided independently according to the kinds of color filters.例文帳に追加

電源電圧Ｖｄｄｒ、Ｖｄｄｇ、Ｖｄｄｂを画素回路４００に供給する電源配線は、カラーフィルタの種類に応じて独立して設けられている。 - 特許庁

Meanwhile, at the stop of operation, an NMOS transistor TR2 is turned on, so that the back gate voltage VDDRRX of the PMOS transistor TR1 has same potential as that of the boosted voltage VDDR.例文帳に追加

一方、動作停止時には、ＮＭＯＳトランジスタＴＲ２がオンし、ＰＭＯＳトランジスタＴＲ１のバックゲートの電圧ＶＤＤＲＸを、昇圧電圧ＶＤＤＲと同電位にする。 - 特許庁

Each of the pixel circuits 400 contains OLED elements with the same luminescent color, and receives power supply voltages Vddr, Vddg, Vddb to drive OLED elements contained by each.例文帳に追加

画素回路４００の各々は、発光色が同じＯＬＥＤ素子を包含し、電源電圧Ｖｄｄｒ、Ｖｄｄｇ、Ｖｄｄｂを受けて各自が包含するＯＬＥＤ素子を駆動する。 - 特許庁

A pixel circuit 400A applies the voltage corresponding to the supply power source voltages Vddr, Vddg, and Vddb to the OLED element and passes the current corresponding to the supply gradation signals X1 to Xn to the OLED element.例文帳に追加

画素回路４００Ａは供給電源電圧Ｖｄｄｒ，Ｖｄｄｇ，Ｖｄｄｂに応じた電圧をＯＬＥＤ素子に印加し、供給階調信号Ｘ１〜Ｘｎに応じた電流をＯＬＥＤ素子に流す。 - 特許庁

When the charge pump operations stops (during standby condition), all capacitor node drive voltages of the charge pump circuit 1 is fixed to the voltage nearer to the potential VDDR of the boosting node.例文帳に追加

チャージポンプ動作の停止時（スタンド・バイ状態時）には、チャージポンプ回路１の各キャパシタノードの駆動電圧が、全て昇圧ノードの電位ＶＤＤＲに近い方の電圧に固定される。 - 特許庁

In a resume standby mode, when a leak kind determination circuit 7 determines that the component of leak current includes much gate leak and much substrate leak, a VDDR regulator 5 generates a power supply voltage VDDR of a first voltage level which is lower than a power supply voltage VDD and supplies this power supply voltage as a power supply voltage VDDR1 to an SRAM module 12 via a changeover switch 9.例文帳に追加

レジュームスタンバイモードにおいて、リーク種判定回路７はリーク電流の成分がゲートリークと基板リークが多いと判断すると、ＶＤＤＲレギュレータ５は電源電圧ＶＤＤよりも低い第１の電圧レベルの電源電圧ＶＤＤＲを生成し、切り替えスイッチ９を介して、電源電圧ＶＤＤＲ１としてＳＲＡＭモジュール１２に供給する。 - 特許庁

Impedance conversion circuits other than impedance conversion circuits on the VDDR side and the VSS side, out of impedance conversion circuits (OPA to OPC) included in a reference voltage generation circuit are used as voltage setting circuits.例文帳に追加

基準電圧発生回路が含むインピーダンス変換回路（ＯＰＡ〜ＯＰＣ）のうち、ＶＤＤＲ、ＶＳＳ側のインピーダンス変換回路以外のインピーダンス変換回路を、電圧設定回路として使用する。 - 特許庁

When a data line voltage VS is changed to one of supply voltages VDDR and VSS by polarity inversion of a common voltage VCOM, each voltage setting circuit changes the voltage VS to the other.例文帳に追加

電圧設定回路は、コモン電圧ＶＣＯＭが極性反転することでデータ線電圧ＶＳがＶＤＤＲ、ＶＳＳの一方の電源側に変化した場合に、ＶＳを他方の電源側に変化させる。 - 特許庁

A voltage corresponding to a boosting voltage VDDR is applied to the gate of a dummy memory cell 186 having a threshold voltage corresponding to the memory cell of a redundant memory cell array 1a to read the data of the dummy memory cell 186.例文帳に追加

冗長メモリセルアレイ１ａ中のメモリセルに対応する閾値電圧を有するダミーメモリセル１８６のゲートに、昇圧電圧ＶＤＤＲに対応する電圧を与えてダミーメモリセル１８６のデータ読出しを行う。 - 特許庁

When the leak kind determination circuit 7 determines that channel leak is much, the VDDR regulator 5 supplies the power supply voltage VDDR1, which is higher than the first voltage level and lower than the power supply voltage VDD, to the SRAM module 12.例文帳に追加

リーク種判定回路７がチャネルリークが多いと判断すると、ＶＤＤＲレギュレータ５は第１の電圧レベルよりも高く、電源電圧ＶＤＤよりも低い電源電圧ＶＤＤＲ１をＳＲＡＭモジュール１２に供給する。 - 特許庁

A power source voltage supply circuit 620 corrects reference power source voltages Vref 1, Vref 2, and Vref 3 on the basis of the power source voltage correction information RH 1, GH 1, and BH 1, and generates supply power source voltages Vddr, Vddg, and Vddb.例文帳に追加

電源電圧供給回路６２０は、電源電圧補正情報ＲＨ１，ＧＨ１，ＢＨ１に基づいて、基準電源電圧Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３を補正して供給電源電圧Ｖｄｄｒ，Ｖｄｄｇ，Ｖｄｄｂを生成する。 - 特許庁

To provide VDD and VDDR pacing (atrial synchronized, ventricular inhibited pacing) via a single standard ventricular pacing lead (unipolar or bipolar) and a subcutaneous electrode array (SEA) relating to use of a single chamber ventricular inhibited (VVI) pacemaker of implantation type to pace the ventricle synchronized with sensed atrial depolarization waves (P-waves).例文帳に追加

心房感知事象（Ｐ波）と同期で心室をペーシングする単腔心室抑制型（ＶＶＩ）埋め込み式ペースメーカーの使用に関し、単一標準心室ペーシングリード（単極又は双極）及び皮下電極アレイ（ＳＥＡ）を介するＶＤＤ及びＶＤＤＲペーシング（心房同期心室抑制ペーシング）を提供する。 - 特許庁

A reference voltage circuit 6 supplies a reference voltage VDDR in which a first power supply voltage VDD to be supplied from a first power supply terminal 10 is reduced at a predetermined potential, to a buffer circuit 5 as a voltage for electrically short-circuiting between first and second power supply terminals 10 and 11 while controlling a transistor 7 (clamp element) in an on-state.例文帳に追加

基準電圧回路６は、トランジスタ７（クランプ素子）をオン状態に制御して第１及び第２電源端子１０，１１間を電気的に短絡させるための電圧として、該第１電源端子１０から供給される第１電源電圧ＶＤＤを所定電位にて降圧した基準電圧ＶＤＤＲをバッファ回路５に供給する。 - 特許庁

This device is provided with a fuse cell circuit 4 provided with the fuse cell FC, a fuse cell control circuit 3 for reading data stored in the fuse cell FC, a booster circuit 1 for generating a boosted voltage VDDP and a voltage conversion circuit 2 for using a reference voltage Vref and converting the boosted voltage VDDP into the read voltage VDDR to be used at reading the data from the fuse cell FC.例文帳に追加

ヒューズセルＦＣを含むヒューズセル回路４と、ヒューズセルＦＣに記憶されたデータを読み出すヒューズセル制御回路３と、昇圧電圧ＶＤＤＰを発生する昇圧回路１と、参照電圧Ｖref を使用して、昇圧電圧ＶＤＤＰをヒューズセルＦＣからデータを読み出すときに使用される読み出し電圧ＶＤＤＲに変換する電圧変換回路２とを具備する。 - 特許庁