「adder/subtractor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Based on the outputs of four clearance sensors, the displacement of the rotating body is calculated by a displacement adder-subtractor 401, and the inclination angle of the rotating body is calculated by a rotating angle adder-subtractor 402.例文帳に追加

四つの隙間センサ３８１〜３８４の出力に基づいて、変位加減算器４０１で回転体の変位が、回転角加減算器４０２で回転体の傾斜角度が算出される。 - 特許庁

Code data of received signals before or after weighting are inputted in a weight adder/subtractor 32.例文帳に追加

重み付け前または後の受信信号の符号データが重み加減算器３２に入力される。 - 特許庁

To provide an address pattern generating device in which speed of an adder/subtractor using carry can be increased more.例文帳に追加

キャリーを使用する加減算器を高速化することを可能にするアドレスパターン発生装置を提供する。 - 特許庁

The formed floating-point addition instruction is computed using a floating-point adder/subtractor of the verification object (S5).例文帳に追加

作成した浮動小数点加算命令を検証対象の浮動小数点加減算器を用いて演算する(S5)。 - 特許庁

The adder/subtractor 121 subtracts the rotational speed f_m from the rotational speed command value f_m^*, thus obtaining a deviation Δf_m^*.例文帳に追加

加減算器１２１は、回転速度指令値ｆ_m^*から回転速度ｆ_mを差し引くことで、偏差Δｆ_m^*を求める。 - 特許庁

An operational amplifier OP1 of an adder/subtractor K1 then adds the input analog signal X and an output of the amplifier 20.例文帳に追加

そして、加減算器Ｋ１のオペアンプＯＰ１が、入力のアナログ信号Ｘと増幅器２０の出力とを加算する。 - 特許庁

A threshold determination circuit 121 operates an alarm circuit 123, when the output value of the adder-subtractor 110 is out of a prescribed range or the amount of change in the output value of the adder-subtractor 110 over a prescribed time interval is larger than a prescribed value.例文帳に追加

閾値判定回路１２１は、加減算器１１０の出力値が所定の範囲から外れる、又は所定の時間間隔にわたる加減算器１１０の出力値の変化量が所定の値より大きい場合にアラーム回路１２３を動作させる。 - 特許庁

The functional circuit is provided with an arithmetic part, a look-up table, a timing compensating part, an adder/subtractor, a statistic module, an image-shifting circuit and other processing devices.例文帳に追加

機能回路は、算術部、ルックアップテーブル、タイミング補償部、加算器/減算器、統計モジュール、画像シフト回路、その他処理デバイスを備える。 - 特許庁

An adder/subtractor section 124C conducts dark correction, by using a dark correction value corresponding to the current charge accumulation time selected by a selection section 124B.例文帳に追加

選択部124Bで選択された現在の電荷蓄積時間に対応する暗補正値を用いて加減算部124Cで暗補正が行われる。 - 特許庁

A scanning line current is detected by a detection resistor 1 and current detection data 8 are obtained by an adder/subtractor 5 and an A/Z converter 2.例文帳に追加

検出抵抗１により走査線電流を検出し、加減算器５とＡ／Ｄ変換器２により電流検出データ８が得られる。 - 特許庁

The circuit is configured with a small-sized digital IC, including an integrator such as a counter, a latch circuit, an adder/ subtractor, a digital/analog converter or the like to attain a small-sized simple configuration.例文帳に追加

この回路をカウンタ等の積分器、ラッチ回路、加減算器、Ｄ−Ａ変換器等の小形ディジタルＩＣで構成すれば、小形で簡易に構成できる。 - 特許庁

The negative resistance to be set by an adder/subtractor AD/SB is calculated, on the basis of the values above and the series resistance to provide a prescribed Q and the sweeping is stopped at the negative resistance value.例文帳に追加

これらの値と所定Ｑを与える直列抵抗値から、加減算器ＡＤ／ＳＢが設定すべき負性抵抗値を演算し、この値になった所で掃引を止める。 - 特許庁

In an imaging apparatus, a composite low-frequency cutoff filter 104 includes a first low-frequency cutoff filter 104, a second low-frequency cutoff filter 104b, and an adder-subtractor 120.例文帳に追加

撮像装置において、複合低域遮断フィルタ１０４は、第一の低域遮断フィルタ１０４ａと、第二の低域遮断フィルタ１０４ｂと、加減算器１２０とを備える。 - 特許庁

As a third step, a sample/hold element 4b obtains a first estimated value θ^_ef1 for current 0, and an adder/subtractor 12 obtains an estimated value Δθ^_e of error.例文帳に追加

第３のステップとして、サンプル／ホールド要素４ｂにより電流が０の第１の推定値θ＾_ｅｆ１を求め、加減算器１２により誤差の推定値Δθ＾_ｅを求める。 - 特許庁

In an imaging device, a composite high-frequency cutoff filter 105 includes a first high-frequency cutoff filter 105a, a second high-frequency cutoff filter 105b and an adder-subtractor 108.例文帳に追加

撮像装置において、複合高域遮断フィルタ１０５は、第一の高域遮断フィルタ１０５ａと、第二の高域遮断フィルタ１０５ｂと、加減算器１０８とを備える。 - 特許庁

A control unit 1a of the motor comprises a skip operation section 11 that is a rotational speed command value updating section, a speed control unit 12, an adder/subtractor 121, an arithmetic section 13, and a motor control unit 7.例文帳に追加

モータの制御装置１ａは、回転速度指令値更新部であるスキップ動作部１１、速度制御部１２、加減算器１２１、演算部１３及びモータ制御部７を備える。 - 特許庁

To provide a floating-point adder/subtractor of three-term input allowing acquisition of the same result as the case of performing rounding after calculation with infinite accuracy in an arithmetic process.例文帳に追加

演算過程で無限の精度をもって演算した後丸めを行った場合と同一の結果を得ることができる３項入力の浮動小数点加減算器を提供する。 - 特許庁

That is, it is possible to execute the parallel processing of the calculation of S1=S1+Fij of an adder-subtractor 112a in the processing step A3 and the square of the data value Fij of a multiplier 112b in the processing step A4.例文帳に追加

即ち、処理ステップＡ３における加減算器１１２ａのＳ１＝Ｓ１＋Ｆijの算出と、処理ステップＡ４における乗算器１１２ｂのデータ値Fijの自乗とは並行（パラレル）処理が可能である。 - 特許庁

Exclusive OR circuits 114-117 discriminate coincidence/dissidence of two adjacent inverse spread codes (C0, C1 or the like) and adder subtractor circuits 110-113 execute addition/subtraction of the basis of the discrimination result.例文帳に追加

排他的論理和回路１１４〜１１７が、隣接する２つの逆拡散符号（Ｃ０，Ｃ１等）の一致，不一致を判定し、その判定結果に基づいて加減算器１１０〜１１３が、加算／減算を実行する。 - 特許庁

A phase comparator 109 compares the phase of a low-frequency signal applied to the optical modulator 104 with that of comparator output, and an adder-subtractor 110 outputs a value added and subtracted according to the code of the phase.例文帳に追加

光変調器１０４に印加した低周波信号とコンパレータ出力の位相を位相比較器１０９で比較し、加減算器１１０が位相の符号に応じて加算、減算した値を出力する。 - 特許庁

The weight adder/subtractor 32 carries out, with respect to each of the received signals, addition processing or subtraction processing of weight values on the basis of the code data of the received signals, and outputs an acquired result to an evaluation coefficient calculating section 36.例文帳に追加

重み加減算器３２は、各受信信号について、当該受信信号の符号データに基づき重み値の加算処理または減算処理を実行し、その結果を評価係数算出部３６へ出力する。 - 特許庁

The adder-subtractor 120 subtracts an output of the second low-frequency cutoff filter 104b from an input to the composite low-frequency cutoff filter 104, and outputs a result of the subtraction to the first low-frequency cutoff filter 104a.例文帳に追加

加減算器１２０は、複合低域遮断フィルタ１０４の入力から、第二の低域遮断フィルタ１０４ｂの出力を減算し、その減算結果を第一の低域遮断フィルタ１０４ａに出力する。 - 特許庁

The adder-subtractor 108 subtracts output of the second high-frequency cutoff filter 105b from input of the composite high-frequency cutoff filter 105 and outputs the subtraction result to the first high-frequency cutoff filter 105a.例文帳に追加

加減算器１０８は、複合高域遮断フィルタ１０５の入力から、第二の高域遮断フィルタ１０５ｂの出力を減算し、その減算結果を第一の高域遮断フィルタ１０５ａに出力する。 - 特許庁

The hologram time sequential signal PDout outputted from the register 94 of the element processor of a cascade connected preceding stage is inputted to the adder-subtractor 93 of the element processor of a poststage as the hologram time sequential signal PDin.例文帳に追加

縦続接続された前段の要素プロセッサのレジスタ９４から出力されたホログラム時系列信号ＰＤｏｕｔは、後段の要素プロセッサの加減算器９３にホログラム時系列信号ＰＤｉｎとして入力する。 - 特許庁

A delay circuit, multiplier, adder, subtractor, divider circuit, inverse sine circuit and coefficient generating circuit are used for a frequency demodulation circuit, using digital signal processing to improve the circuit in performance.例文帳に追加

デジタル信号処理を用いた周波数復調回路で、遅延回路、乗算器、加算器、減算器、割算回路、逆正弦回路および係数発生回路を使用して、周波数復調回路を高性能化し得るようにするものである。 - 特許庁

The defective pixel detection means 7 extracts pixel to be discriminated and its surrounding pixels, uses an adder/subtractor and a comparator for the pixel data to calculate the projection amounts and approximate values and discriminates a pixel which satisfies conditions, decided by respective threshold to be a defective pixel.例文帳に追加

欠陥画素検出手段７では判定対象画素とその周辺画素を抽出し、これらの画素データに対し加減算器、比較器を用い、突出量と近似量を算出し、それぞれのしきい値で決まる条件を満たす画素を欠陥画素と判定する。 - 特許庁

An adder/subtractor 4 reads the received frequency according to an output of a spread code generator 1 from the frequency table 2 and the discrete frequency information with respect to the received frequency from the discrete frequency table 3, adds/subtracts the discrete frequency information to/from the received frequency to obtain according to frequency.例文帳に追加

拡散符号発生器１の出力に従い受信周波数を周波数テーブル２から読出し、この受信周波数に対する離隔周波数情報を離隔周波数テーブル３から読出し、加減算器４にて受信周波数に加減算して送信周波数を得る。 - 特許庁

The method multiplies the synchronized IF by the the detected noise level, confirms the synchronization of both signals by comparing a difference between the multiplied signal and the IF with a comparator 10, outputs the summary of the the multiplied signal and the IF which are added by an adder/subtractor device 9 if both signals are synchronized, and outputs the difference between the multiplied signal and the IF if both signals are not synchronized.例文帳に追加

この同期した信号と前記ノイズレベル検出信号とを掛け算し、この掛け算後の信号とＩＦとの差を比較器１０で比較して両信号の同期確認を行い、両信号が同期しているときには加減算器９で前記掛け算後の信号とＩＦの和を出力し、両信号が同期していないときには前記掛け算後の信号とＩＦとの差を出力する。 - 特許庁