「command address」に関連した英語例文の一覧と使い方(15ページ目)

Weblio 辞書 > 英和辞典・和英辞典 > command addressの意味・解説 > command addressに関連した英語例文

>"command address"に完全一致する例文のみを検索する

セーフサーチ：オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

意味

例文

command addressの部分一致の例文一覧と使い方

該当件数 : 713件

＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 14 15

例文

A Pachinko game machine 1 includes a main control board and a dispensing control board in which when an in/out command for accessing an IO is output from a CPU 111, an area division determining unit 120 switches an access destination between the IO and an RAM 216 according to an address value, and an IO identification signal or chip selector signal MCS0 is activated according to the result of switching.例文帳に追加

パチンコ機１のメイン制御基板、払出制御基板において、ＣＰＵ１１１からＩＯにアクセスするためのイン／アウトコマンドが出力された時、エリア区分判定部１２０が、アドレス値に応じて、アクセス先をＩＯ、ＲＡＭ２１６のいずれかに切り換え、その結果に応じてＩＯ識別信号またはチップセレクタ信号ＭＣＳ０をアクティブにする。 - 特許庁

A write/read controller 9 generates a write address control signal based on speed information from a reproducing speed detection part 11, an enable control pulse from a JOG speed command part 12, a write/master clock from a write master clock generation part 13 and an interleave arrangement positional information, and supplies it to a memory 13 to store the digital audio data DA in the memory 13.例文帳に追加

ライト／リードコントローラ９は、再生速度検出部１１からのスピード情報と、ＪＯＧスピードコマンド部１２からのイネーブルコントロールパルスと、ライトマスタークロック発生部１３からのライト・マスタークロックと、インターリーブ配列位置情報を基に書き込みアドレス制御信号を生成し、メモリ１３に供給してディジタルオーディオデータＤＡをメモリ１３に格納する。 - 特許庁

Accordingly, during the test in a wafer state, even if clock terminal, address terminal, and command terminal are commonly connected among the plurality of semiconductor storage devices, since the clock signal can be received from the data input/output terminal DQ, a code for performing fine adjustment of the reference voltage in a pseudo-manner can be supplied by chips.例文帳に追加

これにより、ウェハ状態でのテスト時において、複数の半導体記憶装置間でクロック端子、アドレス端子及びコマンド端子がそれぞれ共通接続されていても、クロック信号をデータ入出力端子ＤＱから受け付けることができることから、基準電圧の微調整を擬似的に行うコードをチップごとに個別に供給することが可能となる。 - 特許庁

After the CPU module receives the response to the component identification signal output, the address is allocated to the first component module, the communication is established thereby between the CPU module and the first component module, and the operation of the food/beverage dispenser is controlled in response to the command received by the first component module from the CPU module.例文帳に追加

ＣＰＵモジュールが構成要素識別信号出力に対する応答を受けた後、第１構成要素モジュールにアドレスを割当て、それによりＣＰＵモジュールと第１構成要素モジュールの間の通信を確立し、第１構成要素モジュールがＣＰＵモジュールから受けた命令に応答し食品／飲料ディスペンサー作動を制御する。 - 特許庁

例文

When a command register 20 receives X (lateral width of rectangular area), Y (longitudinal width of rectangular area), M (lateral numbers of rectangular areas), N (longitudinal numbers of rectangular areas), R (starting coordinate address), and W (width of display screen), an accelerator control circuit 30 receives display data from a transmission data register 10 and outputs it to a display controller interface circuit 60.例文帳に追加

コマンドレジスタ２０に、Ｘ（矩形領域の横幅）、Ｙ（矩形領域の縦幅）、Ｍ（矩形領域の横方向の数）、Ｎ（矩形領域の縦方向の数）、Ｒ（開始座標アドレス）、Ｗ（表示画面の横幅）を受け取ると、アクセラレータ制御回路３０は、送信データレジスタ１０から、表示データを受け取り、表示コントローラインタフェース回路６０に出力する。 - 特許庁

例文

Each bit constituting each of the layer address signals A13 to A15 is transmitted via at least two through electrodes parallel-connected in each controlled chip among multiple first through electrodes, and each bit constituting the command signal ICMD is transmitted via corresponding one through electrode selected by an output switch circuit and an input switch circuit.例文帳に追加

層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。 - 特許庁

The program code 102 includes a program code for deciding a collation response to be decided regardless of whether a device related with one of addresses 108, 110, and 112 on a computer hardware component 106 can respond to a command transmitted to one of the address and a program code for returning the collation response to a host computer.例文帳に追加

該プログラムコード１０２は、コンピュータハードウェアコンポーネント１０６上のアドレス１０８，１１０，１１２のうちの１つに送信されたコマンドに応答して、アドレスの１つに関連付けられた装置がそのコマンドに応答することができるか否かとは関係なく決定される照会応答を決定するプログラムコードと、照会応答がホストコンピュータに戻されるようにするプログラムコードとを含んでいる。 - 特許庁

To secure reliability of a reading operation by providing a semiconductor memory device capable of improving reliability of high-speed transmission of data, and outputting data training patterns which are different from each other, by address information read from the data processing device and applied together with a reading training command, in a fast-operated data processing device and the semiconductor memory device.例文帳に追加

高速に動作するデータ処理装置及び半導体メモリ装置において、データの高速伝送の信頼性を高めるためのものであって、データ処理装置から読み出しトレーニング命令と共に印加されるアドレス情報によって、互いに異なるデータトレーニングパターンを出力することができる半導体メモリ装置を提供することによって、読み出し動作の信頼性を確保すること。 - 特許庁

The refresh control apparatus includes: a row decoder outputting a row decoding signal for activating simultaneously all banks in response to a bank active signal and a row address signal when a refresh command is input; and an enable signal control unit for sequentially delaying and outputting at fixed time intervals sense amplifier enable signals for each bank in response to the bank active signals and the refresh signals.例文帳に追加

リフレッシュ命令が入力されると、バンクアクティブ信号とローアドレス信号に応答して全バンクを同時に活性化するためのローデコーディング信号を出力するローデコーダと、前記バンクアクティブ信号とリフレッシュ信号に応答して、バンク別センスアンプイネーブル信号を夫々一定間隔をおいて順次に遅延させて出力するイネーブル信号制御部と、を含むリフレッシュ制御装置を提供する。 - 特許庁

例文

This integrated circuit device has the self-timing control circuit 2 which generates an input fetch timing signal, having its phase adjusted to an external clock, and while the control circuit 2 is in phase adjustment, an input circuit 3 is inhibited from inputs input signals such as a command input signal, an address input signal, and a data input signals supplied from the outside.例文帳に追加

外部クロックと位相調整された入力取り込みタイミング信号を生成するセルフタイミング制御回路２を有する集積回路装置において、制御回路２が位相調整中の期間は、入力回路３において、外部から供給されるコマンド入力信号、アドレス入力信号、データ入力信号等の入力信号が、内部に取り込まれることを禁止する。 - 特許庁

例文

This semiconductor memory is constituted so that an internal command and an address are processed by an internal clock signal to generate an internal clock signal of a high frequency synchronizing with rising and falling time of an external clock signal and input/output of data is performed, and the device is provided with a clock generating circuit generating an internal clock signal synchronizing with the rising time and the falling time of an external clock signal.例文帳に追加

外部クロック信号のライジングとフォーリング時点に同期した高周波の内部クロック信号を生成させるために、内部クロック信号により内部コマンドとアドレスを処理し、データの入力と出力を行うように構成された半導体メモリ装置であり、外部クロック信号のライジング時点とフォーリング時点に同期した内部クロック信号を生成するクロック発生回路を備えている。 - 特許庁

The content of the image to be drawn next is predetermined based on the content of drawing prescribed in an address indicated by the pointer 433e in the display data table stored in the display data table buffer 433b, and a list of drawing is created, which is transmitted to an image controller 437 to give a command to draw the image.例文帳に追加

そして、１フレーム分の描画処理が完了する度にポインタ４３３ｅを１加算し、表示データテーブルバッファ４３３ｂに格納された表示データテーブルにおいて、ポインタ４３３ｅが示すアドレスに規定された描画内容に基づき、次に描画すべき画像内容を特定して後述する描画リストを作成し、画像コントローラ４３７にその描画リストを送信することで、その画像の描画指示を行う。 - 特許庁

例文

Then the address setting device generates an operation request command in which destination addresses are successively changed, confirms responses from the communication terminals and checks existing virtual addresses and the functions of the communication terminals corresponding to the virtual addresses.例文帳に追加

アドレス設定装置がランダムアドレス設定コマンドを発して各通信端末装置に対して任意の仮アドレスを設定させ、次にアドレス設定装置が宛先アドレスを順次変更した動作要求コマンドを発して通信端末装置による応答を確認して存在する仮アドレス及びその通信端末装置の機能を調べ、その後、アドレス設定装置がアドレス変更コマンドを前記仮アドレスの存在する各通信端末装置に対して発し、各通信端末装置に対しアドレス設定装置が指定する本アドレスに変更させる。 - 特許庁