「dma register set」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

In contrast, a control register value in DMA is set when moving the data, so as to move the data after shifting the data for a certain number of bits.例文帳に追加

しかし、本発明は、データの移動時、特定ビット数だけシフトした後にデータを移動させるようにＤＭＡ内の制御レジスタ値を設定する。 - 特許庁

When the external transfer is carried out by the DMA controller (channel Ch1) of the highest priority, the operation register corresponding thereto is set, and a transfer operation of the DMA controller (channel Ch1) is stopped temporarily.例文帳に追加

優先度の最も高いＤＭＡ制御装置（チャネルＣｈ１）により外部転送が行われると、対応する動作状態レジスタはセットされ、そのＤＭＡ制御装置（チャネルＣｈ１）の転送動作は一時停止する。 - 特許庁

Head information showing whether the first unit data of DMA transfer are the head of the packet or not and the last information showing whether the last unit data are the last of the packet or not are set in a control register for DMA transfer.例文帳に追加

ＤＭＡ転送の最初の単位データが、パケットの先頭であるか否かを示す先頭情報と、最後の単位データが、パケットの最後であるか否かを示す最後情報とを、ＤＭＡ転送のための制御レジスタに設定する。 - 特許庁

This DMAC 1 is provided with a plurality of DMA transfer parts 20-1 to 20-n controlling DMA transfer according to a value set in a present transferring register group 21-26.例文帳に追加

ＤＭＡＣ１には、現転送用のレジスタ群２１〜２６に設定された値に応じてＤＭＡ転送を制御する複数のＤＭＡ転送部２０−１〜２０−ｎが設けられる。 - 特許庁

The DMA transfer control part 11 resets the transfer control information acquired from the transfer control information storage part 20a in the register 12 after transferring data according to the transfer control information set in the register 12.例文帳に追加

ＤＭＡ転送制御部１１は、レジスタ１２に設定されている転送制御情報に従ってデータを転送した後、転送制御情報格納部２０ａから取得する転送制御情報をレジスタ１２に再設定する。 - 特許庁

Besides, the microcomputer includes a register (106) capable of setting the selection state of the selector; and a control logic (107) to control the selection state of the selector in synchronism with the DMA transfer, based on the setting information set by the register.例文帳に追加

また上記セレクタの選択状態を設定可能なレジスタ（１０６）と、上記レジスタの設定情報に基づいて、上記セレクタの選択状態を上記ＤＭＡ転送に同期して制御するための制御論理（１０７）とを設ける。 - 特許庁

Since the priority circuit brings the priority of the DMA controller (channel Ch1) of which the transfer operation is temporarily stopped into the lowest level when the operation condition register is set, the other DMA controllers (channels Ch2, Ch3) conduct transfer operations in order.例文帳に追加

優先度回路は、動作状態レジスタがセットされると、転送動作を一時停止したＤＭＡ制御装置（チャネルＣｈ１）の優先度を最も低くするため、他のＤＭＡ制御装置（チャネルＣｈ２，Ｃｈ３）は転送動作を順次実行する。 - 特許庁

This integrated circuit operates based on an inputted clock, and is provided with a plurality of the DMA circuits, a first registers each corresponding to each DMA circuit, and a control means which stops supply of clocks to the corresponding DMA circuits when prescribed value is set to the first register.例文帳に追加

入力したクロックに基づいて動作を行なう集積回路であって、複数のＤＭＡ回路と、それぞれのＤＭＡ回路に対応した第１のレジスタと、前記第１のレジスタに所定の値が設定されている場合に、対応するＤＭＡ回路へのクロック供給を停止する制御手段とを備えることを特徴とする集積回路。 - 特許庁

In response to the interrupt request signal, the arithmetic unit 1 reads out the data in the register set 4r having been DMA transferred to the main storage device 2 without accessing the peripheral device 4.例文帳に追加

演算装置１は、割込要求信号に応答して、周辺装置４にアクセスすることなく、主記憶装置２にＤＭＡ転送されたレジスタセット４ｒ内のデータを読み出す。 - 特許庁

The DMAC 133 executes DMA transfer according to data transfer control information set to a control/status register 134 by a user process.例文帳に追加

ＤＭＡＣ１３３は、ユーザプロセスによってコントロール／ステータスレジスタ１３４に設定されるデータ転送制御情報にしたがって、ＤＭＡ転送を実行する。 - 特許庁

Before transmitting an interrupt request signal to an arithmetic unit 1, a peripheral device 4 transfers data in a register set 4r of the peripheral device 4 to a main storage device 2 by DMA (Direct Memory Access).例文帳に追加

周辺装置４は、演算装置１に割込要求信号を送信する前に、周辺装置４のレジスタセット４ｒ内のデータを主記憶装置２にＤＭＡ（Direct Memory Access）転送する。 - 特許庁

A parameter for FIFO transfer exclusive use can be set to an addressing mode setting register of a control register group of the DMA control block 102, and the burst transfer with the FIFO continuously mapped with the address space is controlled.例文帳に追加

ＤＭＡ制御ブロック１０２の制御レジスタ群のアドレッシングモード設定レジスタにはＦＩＦＯ転送専用のパラメータを設定可能にし、連続的にアドレス空間がマップされたＦＩＦＯとのバースト転送を制御する。 - 特許庁

The DMA sets contents of the third descriptor constituting the second descriptor to the register set with a head of the first descriptor as a starting point, reads and transfers data between the system memory and the host controller in accordance with contents of the fourth descriptor.例文帳に追加

ＤＭＡは、第１ディスクリプタの先頭を起点として第２ディスクリプタを構成する第３ディスクリプタの内容をレジスタセットに設定し、第４ディスクリプタの内容に従ってシステムメモリとホストコントローラ間のデータを読み込み転送する。 - 特許庁

When a command for cancellation is issued after a command for that is issued, the channel controller 101 writes it to a 1st interruption flag register 111 by DMA(direct memory access) control not through an FIFO memory 28 differently from ordinary commands and sends it to a 2nd interruption flag register 112 to set a flag ON.例文帳に追加

そのためのコマンドを発した後に取り消しのコマンドを発すると、チャネル制御装置１０１は通常のコマンドと異なりＦＩＦＯメモリ２８を介することなくこれを第１の中断フラグレジスタ１１１にＤＭＡ制御で書き込み、第２の中断フラグレジスタ１１２に伝達してフラグをオンにする。 - 特許庁

And, in case of real mode, BOIS calculates physical memory address with a segment that is set in a CPU register and offset, and sets it as transfer address to a by master IDE controller 16, and practices data transfer with HDD by in a DMA transfer mode (STEP S104).例文帳に追加

一方、リアルモードであれば、ＢＩＯＳは、ＣＰＵレジスタにセットされているセグメントとオフセットとから物理メモリアドレスを計算し、それを転送アドレスとしてバスマスタＩＤＥコントローラ１６にセットすることにより、ＤＭＡ転送モードによってＨＤＤとの間のデータ転送を実行する（ステップＳ１０４）。 - 特許庁

The ACU 132 restricts the execution of DMA transfer by the DMAC 133 based on access control information set to a control/status register 131 by a privilege process to prohibit the access to memory areas other than a memory area to which the user process is accessible by the DMAC 133.例文帳に追加

ＡＣＵ１３２は、特権プロセスによってコントロール／ステータスレジスタ１３１に設定されるアクセス制御情報に基づいてＤＭＡＣ１３３によるＤＭＡ転送の実行を制限し、ユーザプロセスがアクセス可能なメモリ領域以外の他のメモリ領域がＤＭＡＣ１３３によってアクセスされることを禁止する。 - 特許庁

When a mode wherein compressed data are not transferred is set in data compression, a compressing/expanding core 503 carries on only a compressing process for data stored in a source FIFO memory 501 through a destination FIFO memory 502, measures the number of compressed data by an internal register 506, and controls the execution of destination DMA(direct memory access) for transferring the compressed data to the memory.例文帳に追加

データ圧縮時に圧縮したデータを転送しないモードが設定された場合に、圧縮／伸長コア５０３がデスティネーションＦＩＦＯメモリ５０２を介してソースＦＩＦＯメモリ５０１に記憶されるデータに対して圧縮処理のみを継続して、圧縮されたデータ数を内部レジスタ５０６により計測して、圧縮されたデータをメモリに転送するデスティネーションＤＭＡの実行を制御する構成を特徴とする。 - 特許庁

Descriptor information for image processing parameters of an image processing parameter DMAC 5 in an image processing module 2 is not directly set to an internal register by a control part 1 but is read through DMA processing by the image processing module 2 after being temporarily stored in a memory 3, whereby the load on the CPU in the control part 1 can be reduced and a processing speed of image processing can be increased.例文帳に追加

画像処理モジュール２の画像処理パラメータＤＭＡＣ５の画像処理パラメータ用のディスクリプタ情報を設定する内部レジスタに、そのディスクリプタ情報を制御部１が直接レジスタ設定するのではなく、一旦メモリ３に置いてからＤＭＡ処理によって画像処理モジュール２が読み込むようにしているので、制御部１のＣＰＵ負荷の低減と画像処理に要する処理速度の向上が可能になる。 - 特許庁