「instruction processor」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

DATA PROCESSING SYSTEM, DATA PROCESSOR, INSTRUCTION PERFORMING METHOD, AND PROGRAM例文帳に追加

データ処理システム、データ処理装置、指示書実行方法およびプログラム - 特許庁

INFORMATION PROCESSOR AND METHOD FOR EXCEPTIONALLY PROCESSING SPECIFIC PURPOSE OPERATION INSTRUCTION例文帳に追加

情報処理装置および特定用途演算命令の例外処理方法 - 特許庁

INFORMATION PROCESSOR, INSTRUCTION RECOGNITION PROCESSING METHOD AND PROGRAM STORAGE MEDIUM例文帳に追加

情報処理装置、命令認識処理方法及びプログラム格納媒体 - 特許庁

A voice processor 16 recognizes contents of an instruction from a voice signal.例文帳に追加

音声処理部１６は、音声信号から指示の内容を認識する。 - 特許庁

INFORMATION PROCESSOR AND PROCESSING METHOD, INSTRUCTION DEVICE AND METHOD, AND PROGRAM例文帳に追加

情報処理装置および方法、指示装置および方法、並びにプログラム - 特許庁

This data processor (1) is provided with: a CPU (2) for reading and executing an instruction.例文帳に追加

データプロセッサ（１）は、命令を読込んで実行するＣＰＵ（２）を有する。 - 特許庁

MECHANISM FOR INVALIDATING INSTRUCTION CACHE BLOCK IN PIPE LINE PROCESSOR例文帳に追加

パイプラインプロセッサにおける命令キャッシュブロックの無効化メカニズム - 特許庁

METHOD FOR DECRYPTING PROCESSOR INSTRUCTION, DATA PROCESSING SYSTEM, AND DEVICE例文帳に追加

プロセッサ命令の暗号解読のための方法、データ処理システム、及び装置 - 特許庁

INSTRUCTION EXECUTION PROCESSING METHOD, INFORMATION PROCESSOR, AND RECORDING MEDIUM例文帳に追加

命令実行処理方法及び情報処理装置及び記録媒体 - 特許庁

To provide a processor capable of accurately and easily collecting an instruction trace (data).例文帳に追加

命令トレース(データ)を正確かつ容易に採取可なプロセッサの提供。 - 特許庁

METHOD AND DEVICE FOR GENERATING INSTRUCTION WORD IN CONTROLLING FUNCTION UNIT IN PROCESSOR例文帳に追加

プロセッサ内の機能単位の制御時に命令語を生成する方法と装置 - 特許庁

MODE-COMMAND CONVERTER AND INSTRUCTION PROCESSOR USING THE SAME例文帳に追加

モード／コマンド変換器及びこれを用いた命令処理装置 - 特許庁

To speed up the processing of a vector loading instruction in a vector processor.例文帳に追加

ベクトル処理装置におけるベクトルロード命令の処理を高速化する。 - 特許庁

The processor 42 executes the instruction sequence 31b and performs data repair.例文帳に追加

処理装置４２は、命令列３１ｂを実行し、データ修復を行う。 - 特許庁

To impart a multiscalar execution function to a SIMD instruction set processor.例文帳に追加

ＳＩＭＤ命令セットプロセッサに対しマルチスカラ実行機能を与える。 - 特許庁

In one embodiment, execution of an instruction in a processor is scheduled.例文帳に追加

一実施形態では、プロセッサでの命令の実行がスケジューリングされる。 - 特許庁

To dynamically change the number of instruction streams by a single processor.例文帳に追加

単一プロッセサで命令ストリーム数をダイナミックに変更可能にする。 - 特許庁

MULTISCALAR EXPANSION TO SIMD INSTRUCTION SET PROCESSOR例文帳に追加

ＳＩＭＤ命令セットプロセッサに対するマルチスカラ拡張 - 特許庁

PROCESSOR HAVING DEVICE BRANCHED TO SPECIFIED PARTY DURING INSTRUCTION REPETITION例文帳に追加

命令反復中に指定先にブランチする装置を持つ処理装置 - 特許庁

PROCESSOR CAPABLE OF EXECUTING SOFTWARE SHORT OF SYNCHRONIZATION INSTRUCTION例文帳に追加

同期命令の不足したソフトウエアを実行可能なプロセッサ - 特許庁

DATA STRUCTURE FOR IMAGE FORMATION INSTRUCTION DATA AND IMAGE PROCESSOR例文帳に追加

画像形成指示データのデータ構造及び画像処理装置 - 特許庁

This parallel execution processor 100 fetches instruction data.例文帳に追加

並列実行プロセッサ１００は、命令データをフェッチする。 - 特許庁

IMAGE PROCESSOR, PLOTTING INSTRUCTION OUTPUTTING DEVICE AND IMAGE FORMING DEVICE例文帳に追加

画像処理装置、描画命令出力装置、および画像形成装置 - 特許庁

A processor comprises a plurality of logical processors and an instruction set.例文帳に追加

１つのプロセッサは、複数の論理プロセッサおよび命令セットを有する。 - 特許庁

The control part of the processor core is provided with an arithmetic instruction avoiding regulating function specification as a specific use arithmetic instruction, and a special use instruction arithmetic unit 73 for the operation of the specific use arithmetic instruction is provided in the processor core.例文帳に追加

プロセッサコアの制御部に、特定用途演算命令として、機能仕様を規定しない演算命令を設けるとともに、プロセッサコア内にその特定用途演算命令の演算をおこなう特殊用途命令演算器７３を設ける。 - 特許庁

The data processor is constituted by including an instruction fetch part for acquiring an instruction and an instruction execution part which executes the instruction acquired by the instruction fetch part by pipeline processing.例文帳に追加

命令を取得するための命令フェッチ部と、命令フェッチ部によって取得された命令をパイプライン処理によって実行する命令実行部とを含んでデータ処理装置を構成する。 - 特許庁

A stream processor includes a programmable main processor MP, and a co-processor CP that executes an extension instruction which is different from a basic instruction executed by the main processor MP.例文帳に追加

プログラマブルな基本プロセッサＭＰと、基本プロセッサＭＰが実行する基本命令とは異なる拡張命令を実行するコプロセッサＣＰと、を備えたストリームプロセッサ。 - 特許庁

The image forming apparatus 1 gives an instruction of operational contents to an original processor 2 or a paper post-processor 3, and the instruction contents confirmed by the original processor 2 or the paper post-processor 3 are returned to the image forming apparatus 1.例文帳に追加

画像形成装置１から原稿処理装置２あるいは用紙後処理装置３に動作内容を指令し、原稿処理装置２あるいは用紙後処理装置３で確認した指令内容を画像形成装置１に返信する。 - 特許庁

Also, the main processor is so formed as to re-perform an instruction allocated to the co-processor by using the other co-processor.例文帳に追加

また、メインプロセッサは、そのコプロセッサに割り当てた命令を、他のコプロセッサを用いて再実行する構成となっている。 - 特許庁

To accelerate the instruction processing (executing) speed of a processor in a computer system which is equipped with a scalar processor and a vector processor.例文帳に追加

スカラプロセッサとベクトルプロセッサとを備えるコンピュータシステムにおいて、プロセッサの命令処理（実行）速度の高速化を図る。 - 特許庁

To provide a synchronous processor system to which an instruction set of a co-processor or another co-processor can be easily added.例文帳に追加

コプロセッサの命令セット又はコプロセッサを容易に追加することができる同期式プロセッサシステムを提供する。 - 特許庁

This image processor is provided with an FPGA which performs image processing associated with adding/changing functions instead of a processor, and performs exclusive hardware-like processing to be operated in response to an instruction from the processor.例文帳に追加

また、ユーザ毎の要望に個別対応する画像処理システムの構築は困難であった。 - 特許庁

The processor for executing an instruction stream of a variable instruction word length, is provided with an instruction decoding unit for decoding the instruction word which is included in the instruction stream and describes operation, and an instruction position acquiring means for extracting positional information of the instruction included in the instruction stream at a certain interval exclusively from the instruction stream.例文帳に追加

可変命令語長の命令列を実行するプロセッサであって、前記命令列に含まれ、操作を記述する命令語を解読する命令解読器と、前記命令語とは排他的に、かつ一定間隔毎に前記命令列に含まれる、命令の位置情報を取り出す命令位置取得手段とを備えることを特徴とする。 - 特許庁

An initialization instruction string group 700 of divided initialization instruction is stored in a first instruction storage means 100, and in initialization, initialization instruction strings are sequentially transferred from the first instruction storage means 100 to a third instruction storage means 300 to be executed by the processor 400.例文帳に追加

初期化命令を分割した初期化命令列群７００を第一命令記憶手段１００に記憶させ、初期化時に、第一命令記憶手段１００から第三命令記憶手段３００へ初期化命令列を順次転送してプロセッサ４００に実行させる。 - 特許庁

A data processor having normal functions is configured as the integrated body of processors (CPU1 and CPU2) which define an instruction having the write instruction of another instruction flow into a reference register and an instruction having a reference register invalidation instruction, and execute a plurality of simple instruction flows.例文帳に追加

他命令フローの参照レジスタへの書込み指示を有する命令、及び参照レジスタ無効化指示を有する命令を定義し、複数の単純な命令フローを実行するプロセッサ（ＣＰＵ１，ＣＰＵ２）の総体として通常の機能を有するデータプロセッサを構成する。 - 特許庁

This data processor is so structured as to execute software to emulate an instruction-handling processor having an instruction preparation stage and an instruction execution stage.例文帳に追加

データプロセッサは、ソフトウェアを実行することによって、命令準備処理ステージと命令実行ステージを有する命令処理プロセッサをエミュレートするように構成されている。 - 特許庁

In the second processor 11 to the fifth processor 14, the instruction is performed only when PROm of the instruction set is matched with self-ID in performing a control program and the instruction is canceled when it is not matched with self-ID.例文帳に追加

第２プロセッサ１１〜第５プロセッサ１４では、制御プログラムの実行に際して、命令セットのＰＲＯｍが自身のＩＤに一致する場合にのみ命令を実行し、自身のＩＤに一致しない場合にはその命令を破棄する。 - 特許庁

To easily mount instruction segmentation control from an instruction buffer register to an instruction register and to effectively utilize the capacity of the instruction buffer register in a pipeline type information processor.例文帳に追加

パイプライン方式の情報処理装置において、命令バッファレジスタから命令レジスタへの命令切り出し制御の実装を容易にし、さらに命令バッファレジスタの容量を有効に活用する。 - 特許庁

The method of processing an illegal instruction to the processor executing a program includes performing retry from an instruction prior to the illegal instruction upon detecting the execution of the illegal instruction.例文帳に追加

プログラムを実行するプロセッサにおける不当命令処理方法において、不当命令の実行が検出されると、不当命令の前の命令からリトライを行うように構成する。 - 特許庁

Next, when an instruction is inputted by the input device 4, a processing part 31 of a data processor 3 executes that instruction and a retrieval part 32 retrieves the menu or key corresponding to that instruction from the instruction definition table 1.例文帳に追加

次に入力装置４で命令を入力すると、データ処理装置３の処理部３１がその命令を実行すると共に、検索部３２がその命令に対応するメニューやキーを命令定義テーブル１から検索する。 - 特許庁

When all instructions preceding the LSYNC instruction completes in the instruction processor, the completion is detected and the dispatch operation of the instruction after the LSYNC instruction is resumed.例文帳に追加

そして、ＬＳＹＮＣ命令に先行する命令のすべてが命令プロセッサ内部で完了した場合、その完了を検知して、ＬＳＹＮＣ命令以降の命令のディスパッチ動作を再開する。 - 特許庁

To provide an image processing program and an image processor, for generating desired instruction information to a plurality of manuscripts including common instruction information without previously preparing an instruction with the common instruction information written therein.例文帳に追加

共通の指示情報を記入した指示書を事前に作成することなく、共通の指示情報を含む複数の原稿に対する所望の指示情報を作成することができる画像処理プログラム及び画像処理装置を提供する。 - 特許庁

MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR例文帳に追加

改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁

A processor core 3 is provided with an instruction fetch part 31 and an instruction decoding part 32 to execute pipeline processing of an instruction fetched from an instruction cache 1.例文帳に追加

プロセッサコア３は、命令フェッチ部３１および命令デコード部３２を備え、命令キャッシュ１からフェッチした命令のパイプライン処理を行う。 - 特許庁

This information processor is provided with an instruction storing means for storing an instruction group and an instruction decode means for decoding the instruction group.例文帳に追加

メーカは、同一製品は同一価格であるとの前提では、特殊命令を実装したにも関わらず、その付加価値を価格に反映できない可能性があった。 - 特許庁