「instruction processor」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

An instruction set fifo_write reg0, exe_PROm and snd_PROn for transferring a command and a coordinate between a first processor 10 and second processor 11 to fifth processor 14 is defined.例文帳に追加

第1プロセッサ１０と第2プロセッサ１１〜第５プロセッサ１４との間でコマンドや座標等のやり取りを行うための命令セット、fifo_write reg0, exe_PROｍ, snd_PROnを定義する。 - 特許庁

The data processor is provided with a processor 130 and a compiler 110 which compiles the application code 100 for generating an instruction executed by the processor 130.例文帳に追加

データ処理装置はプロセッサ１３０と、プロセッサ１３０が実行する命令を生成するためにアプリケーション・コード１００をコンパイルするコンパイラ１１０とを備える。 - 特許庁

To provide a method and apparatus to generate a processor instruction sequence for a routine of image processing using an improving instruction of multimedia.例文帳に追加

マルチメディア向上命令を使用する画像処理ルーチン用のプロセッサ命令シーケンスを発生する方法及び装置を提供する。 - 特許庁

To provide an instruction code processor with which processing efficiency is improved by reducing the time required for expanding processing of an instruction code.例文帳に追加

命令コードの伸張処理にかかる時間を削減し、処理効率を向上させた命令コード処理装置を提供する。 - 特許庁

In addition, the present invention provides a program for utilizing the new instruction and a data processor for executing the new instruction.例文帳に追加

また、本発明は、この新規な命令を利用するプログラム、および、この新規な命令を実行するデータプロセッサも提供する。 - 特許庁

A graphics processor in a subsystem issues the instruction in the captured program to a graphics accelerator and the accelerator executes the instruction.例文帳に追加

サブシステム内のグラフィックス・プロセッサが、捕獲プログラム内の命令をグラフィックス・アクセラレータに発行し、グラフィックス・アクセラレータが命令実行する。 - 特許庁

To reduce the branch penalty of a data processor for pipe line-processing of a given instruction without providing any exclusive buffer for saving an instruction string of a branch instruction type.例文帳に追加

与えられた命令をパイプライン処理するデータ処理装置について、分岐命令流の命令列退避用の専用バッファなどを設けることなく、分岐ペナルティを軽減する。 - 特許庁

An instruction scheduling means 109 operates instruction scheduling processing in the optimization process dependent on the execution processor with an assembly instruction code as an object.例文帳に追加

命令スケジューリング手段１０９は、アセンブリ命令コードを対象とする当該実行処理装置に依存した最適化を行う過程で、命令スケジューリング処理を行う。 - 特許庁

To provide a processor capable of identifying the end of a very long instruction word of a variable instruction length without being influenced by the maximum number of instructions constituting the very long instruction word.例文帳に追加

超長命令語を構成する最大命令数に影響されずに、可変命令長の超長命令語の最後を識別することができるプロセッサを提供する。 - 特許庁

INSTRUCTION GENERATION DEVICE, IMAGE PROCESSOR, AND SYSTEM, METHOD, AND PROGRAM FOR PERFORMING JOB例文帳に追加

指示書作成装置、画像処理装置、ジョブ実行システム、ジョブ実行方法及びプログラム - 特許庁

MULTICORE PROCESSOR AND METHOD OF USE, CONFIGURING CORE FUNCTION BASED ON EXECUTING INSTRUCTION例文帳に追加

実行中の命令に基づいてコア機能を構成するマルチコア・プロセッサおよび使用の方法 - 特許庁

To realize a digital signal processing processor with a simple instruction system and to be easily controlled.例文帳に追加

命令体系が簡単で、かつ制御が簡単なディジタル信号処理プロセッサを実現する。 - 特許庁

PARALLEL SUBWORD INSTRUCTION FOR SENDING RESULT TO SUBWORD POSITION SELECTED BY RESULT REGISTER OF DATA PROCESSOR例文帳に追加

データプロセッサの結果レジスタの選択したサブワード位置に結果を送る並列サブワード命令 - 特許庁

DOCUMENT PROCESSOR, IMAGE FORMING DEVICE, PRINT INSTRUCTION DEVICE, IMAGE FORMING SYSTEM, AND PROGRAM例文帳に追加

文書処理装置、画像形成装置、印刷指示装置、画像形成システムおよびプログラム - 特許庁

A display image processor 170 generates a display image using the change instruction signal.例文帳に追加

表示画像処理部１７０は、変更指示信号を用いて、表示画像を生成する。 - 特許庁

PROCESSOR, PROCESSING METHOD AND PROGRAM FOR EXECUTING PROCESSING ACCORDING TO USER'S INSTRUCTION例文帳に追加

ユーザの指示に従って処理を実行するための処理装置、処理方法、および、プログラム - 特許庁

A processor 10 has an instruction for clearing a directory entry corresponding to a specified page to 0.例文帳に追加

プロセッサ１０は、指定ページに対応するディレクトリエントリを０クリアする命令を持つ。 - 特許庁

When the host device issues an instruction of execution start, the image processor performs the print job.例文帳に追加

ホスト装置が実行開始を指示すると、画像処理装置は、印刷ジョブを実行する。 - 特許庁

IMAGE PROCESSING SYSTEM, AGENT APPARATUS, INFORMATION PROCESSOR, AGENT PROGRAM AND INSTRUCTION PREPARATION PROGRAM例文帳に追加

画像処理システム、エージェント装置、情報処理装置、エージェントプログラム、指示書作成プログラム - 特許庁

To specify instruction data just before abnormal termination which was being executed by a processor.例文帳に追加

プロセッサが実行していた異常終了直前の命令データを特定することができる。 - 特許庁

To support conditional execution in each of processing elements (PE) of a Single Instruction Multiple Data stream (SIMD) array processor.例文帳に追加

ＳＩＭＤアレイプロセッサの各処理要素（ＰＥ）中で条件付き実行をサポートさせる。 - 特許庁

To evaluate whether the input and execution of an instruction is validly operated in a processor.例文帳に追加

プロセッサにおいて、命令の投機実行が有効に行われているかどうかを評価する。 - 特許庁

METHOD FOR INSTRUCTING INPUT OPERATION AND INFORMATION PROCESSOR WITH INPUT OPERATION INSTRUCTION FUNCTION例文帳に追加

入力操作教示方法および入力操作教示機能付き情報処理装置 - 特許庁

When the input device receives the retaining instruction (S307), this is transmitted (S308) to the processor 12.例文帳に追加

入力装置が保存指示を受けると（Ｓ307 ）、これを情報処理装置12に伝達する（Ｓ308 ）。 - 特許庁

METHOD FOR IMPROVING PROCESSOR VIRTUALIZATION AND SYSTEM FOR PROCESSING SYNTHETIC INSTRUCTION例文帳に追加

プロセッサ仮想化を改良するための方法及び合成命令を処理するためのシステム - 特許庁

METHOD AND DEVICE FOR SELECTING INSTRUCTION THREAD PROCESSED IN MULTITHREAD PROCESSOR例文帳に追加

マルチスレッド・プロセッサにおいて処理する命令スレッドを選択するための方法および装置 - 特許庁

To effectively improve the performance of an information processor by a software prefetch instruction.例文帳に追加

ソフトウェアプリフェッチ命令による情報処理装置の性能の向上を効果的に図る。 - 特許庁

METHOD AND DEVICE FOR MAKING INTERLEAVING OF INSTRUCTION THREAD RANDOM IN MULTITHREAD PROCESSOR例文帳に追加

マルチスレッド・プロセッサにおいて命令スレッドのインタリービングをランダム化するための方法および装置 - 特許庁

In a control part 2 of the processor 1, it is constituted so that an instruction decoder 21 issues an instruction to a data path part 3 by providing an instruction definition storage memory 24 and using definition information stored in the instruction definition storage memory 24 when an instruction issuing device 23 judges that an instruction read from an external memory 6 is a defined instruction.例文帳に追加

プロセッサ１の制御部２において、命令定義格納メモリ２４を備え、外部のメモリ６から読み込んだ命令が定義された命令であると命令発行器２３が判断した場合に命令定義格納メモリ２４に格納された定義情報を使い、命令デコーダ２１がデータパス部３に命令を発行するようにした。 - 特許庁

A sub-processor control circuit 8 starts processing by a processing start instruction from the sub-processor 3, and at the end of the processing, outputs an interruption generation instruction and simultaneously outputs processing completion information to a main processor.例文帳に追加

サブプロセッサ制御回路８は、サブプロセッサからの処理開始命令により処理を開始し、処理が終了すると割込み発生命令を出力すると同時にメインプロセッサに処理完了通知を出力する。 - 特許庁

An initialization instruction string group 700 of divided initialization instruction is stored in a first instruction storage means 100, and in initialization, initialization instruction strings are sequentially transferred from the first instruction storage means 100 to a third instruction storage means 300 to be executed by the processor 400.例文帳に追加

初期化命令を分割した初期化命令列群７００を第一命令記憶手段１００に記憶させ、初期化時に、第一命令記憶手段１００から第三命令記憶手段３００へ初期化命令列を順次転送してプロセッサ４００に実行させる。 - 特許庁

The ISP monitors operating states of instruction programs to be operated by each ISP processor and is switched to a processor with the lowest use rate at anytime.例文帳に追加

ISPは各プロセッサで動作する命令プログラムの動作状況を監視し、最もCPU使用率の低いプロセッサに随時切り変る。 - 特許庁

Moreover, when a load current increases, the processor 24 gives an instruction to the processor 70 to discharge the electric charge in the electric double-layer capacitor 46.例文帳に追加

また、プロセッサ２４は、負荷電流が増大すると、電気二重層コンデンサ４６の電荷の放電をプロセッサ７０に指示する。 - 特許庁

PROCESSOR, INPUT/OUTPUT PROCESSING CIRCUIT, INSTRUCTION EXECUTING METHOD FOR THE PROCESSOR, AND MEMORY ACCESS METHOD FOR THE INPUT/OUTPUT PROCESSING CIRCUIT例文帳に追加

プロセッサおよび入出力処理回路およびプロセッサの命令実行方法および入出力処理回路のメモリアクセス方法 - 特許庁

This image information processor receives input of an image formation instruction and the pseudo-image formation instruction including the additional information, and executes processing based on the image formation instruction and the additional information included in the pseudo-image formation instruction corresponding to the image formation instruction.例文帳に追加

画像形成指示と、付加情報を含む疑似画像形成指示と、の入力を受け入れ、前記画像形成指示に対応する前記疑似画像形成指示に含まれた前記付加情報と、前記画像形成指示とに基づいて処理を実行する。 - 特許庁

Interruption is started inside the processor in response to detection of a repeat instruction flag set during the last execution of the repeat instruction.例文帳に追加

繰返し命令の最後の実行中にセットされた繰返し命令フラグの検出に応答して、プロセッサ内部で割込みが開始される。 - 特許庁

To make cache memory control efficient in a data processor for handling the instruction data consisting of a high function instruction and a data to be operated.例文帳に追加

高機能命令部と被演算データ部とからなる命令データを扱うデータ処理装置において、キャッシュメモリ制御の効率化を図る。 - 特許庁

A target instruction for one block is started with a target address, and continued until count is achieved, and prefetched by the instruction cache of a processor.例文帳に追加

ブロック１つ分のターゲット命令は、ターゲットアドレスから始まりカウントが達成されるまで継続し、プロセッサの命令キャッシュにプリフェッチされる。 - 特許庁

The compilation processor reads and analyzes an instruction from a target code, and generates a host code for performing emulation corresponding to the instruction.例文帳に追加

コンパイルプロセッサは、ターゲットコードから命令を読み出して解析し、その命令に対応したエミュレーションを行うためのホストコードを生成する。 - 特許庁

The instruction preparation program acquires the information of a cooperative application from a cooperative application agent, generates an instruction setting sheet on the basis of the information, sets an input value to an instruction, and transmits the instruction to the image processor.例文帳に追加

指示書作成プログラムが連携アプリエージェントから連携アプリの情報を取得し、情報に基づいて指示書設定シートを生成し、入力値を指示書に設定し、指示書を画像処理装置に送信する。 - 特許庁

Next, when an instruction is inputted by the input device 4, a processing part 31 of a data processor 3 executes that instruction and a retrieval part 32 retrieves the menu or key corresponding to that instruction from the instruction definition table 1.例文帳に追加

次に入力装置４で命令を入力すると、データ処理装置３の処理部３１がその命令を実行すると共に、検索部３２がその命令に対応するメニューやキーを命令定義テーブル１から検索する。 - 特許庁

An interleaving rule execution element generates at least one reference instruction thread selection signal instructing one specified instruction thread transferring the instruction to an interleaved instruction stream at every processor clock cycle.例文帳に追加

プロセッサ・クロック・サイクルごとに、インタリーブ規則執行構成要素が、インタリーブされた命令ストリームに命令を渡す特定の１つの命令スレッドを指示する少なくとも１つの基準命令スレッド選択信号を生成する。 - 特許庁

To provide an instruction cache control system with improved cache utilization efficiency, shortened cache mishit time and accelerated instruction fetch by eliminating the necessity of insertion of an invalid operation instruction in VLIW (very long instruction word) processor.例文帳に追加

無効演算命令の挿入を不要としてキャッシュ利用効率を高め、キャッシュミスヒット時間を短縮し、命令フェッチの高速化を実現するＶＬＩＷプロセッサにおける命令キャッシュ制御システムを提案する。 - 特許庁

When a print processing instruction is outputted from a first information processor 1, first information about the print processing instruction of the first information processor 1 is displayed on a display means.例文帳に追加

第１情報処理装置１から印刷処理命令が出力された場合、第１情報処理装置１の印刷処理命令に関連する第１情報を表示手段に表示する。 - 特許庁

An ICBI address buffer is mounted on this processor for holding the address of the instruction cache block which should be invalidated by an ICBI instruction in the execution pipe line of the processor.例文帳に追加

プロセッサの実行パイプラインにおいてペンディング状態にあるＩＣＢＩ命令によって無効化されるべき命令キャッシュブロックのアドレスを保持するためにＩＣＢＩアドレスバッファが装備される。 - 特許庁