「instruction processor」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The image processor performs scan processing according to the instruction and keeps scan data and the instruction in a scan repository.例文帳に追加

画像処理装置は指示書に従ってスキャン処理を実施し、スキャンデータと指示書をスキャンリポジトリに保管する。 - 特許庁

An instruction port 12 of a processor 1 and an instruction port 13 of a processor 2 are connected with the two ports of a multi-port memory 3 so that a bus port exclusive for each processor can be obtained.例文帳に追加

プロセッサ１のインストラクション・ポート１２とプロセッサ２のインストラクション・ポート１３を、マルチポート・メモリ３の２つのポートに接続することで、各々のプロセッサ専有のバス・ポートとすることができる。 - 特許庁

To provide efficient transfer mechanism of instruction data in a pipeline processor.例文帳に追加

パイプラインプロセッサにおける命令データの効果的な転送メカニズムを提供する。 - 特許庁

PROCESSOR, AND COMPUTATION INSTRUCTION PROCESSING METHOD AND COMPUTATION CONTROL METHOD THEREIN例文帳に追加

プロセッサ、該プロセッサにおける演算命令処理方法及び演算制御方法 - 特許庁

To provide an electronic system provided with an instruction programmable processor like a digital signal processor provided with a primary program cache memory and an instruction buffer sub system 40.例文帳に追加

１次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム４０を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁

INFORMATION PROCESSOR AND METHOD FOR CODING AND DECODING INSTRUCTION例文帳に追加

情報処理装置並びに命令コーディング方法及び命令デコーディング方法 - 特許庁

INFORMATION PROCESSOR AND METHOD FOR EXCEPTIONALLY PROCESSING SPECIFIC PURPOSE OPERATION INSTRUCTION例文帳に追加

情報処理装置および特定用途演算命令の例外処理方法 - 特許庁

The instruction processor interfaces with a host computer through an input/ output bus.例文帳に追加

命令プロセッサは入出力バスを介してホスト・コンピュータとインタフェースをとる。 - 特許庁

METHOD AND DEVICE FOR GENERATING INSTRUCTION WORD IN CONTROLLING FUNCTION UNIT IN PROCESSOR例文帳に追加

プロセッサ内の機能単位の制御時に命令語を生成する方法と装置 - 特許庁

To provide a method and architecture for a customizable instruction set processor.例文帳に追加

カスタマイズ可能な命令セット・プロセッサの方法およびアーキテクチャが提供される。 - 特許庁

When the instruction fetch part 31 tries to fetch an instruction from the instruction cache 1, a specific instruction execution control part 34 in the processor core 3 reads instruction analysis information corresponding to the instruction from the instruction analysis information storage area 13, and when the read instruction analysis information indicates that the instruction is a specific instruction, controls the operation of the instruction fetch part 31 and the instruction decoding part 32.例文帳に追加

プロセッサコア３の特定命令実行制御部３４は、命令フェッチ部３１が命令キャッシュ１から命令をフェッチするときに、その命令に対する命令解析情報を命令解析情報記憶領域１３から読み出し、その命令が特定の命令であることを読み出した命令解析情報が示しているときは、命令フェッチ部３１および命令デコード部３２の動作を制御する。 - 特許庁

The processor includes a first stream processor having a first programmable basic processor and a first coprocessor for executing an extended instruction and a second stream processor, having a second programmable basic processor and a second coprocessor for executing an extended instruction.例文帳に追加

プログラマブルな第１の基本プロセッサと拡張命令を実行する第１のコプロセッサとを備えた第１のストリームプロセッサと、プログラマブルな第２の基本プロセッサと拡張命令を実行する第２のコプロセッサとを備えた第２のストリームプロセッサと、を備える。 - 特許庁

The control part of the processor core is provided with an arithmetic instruction avoiding regulating function specification as a specific use arithmetic instruction, and a special use instruction arithmetic unit 73 for the operation of the specific use arithmetic instruction is provided in the processor core.例文帳に追加

プロセッサコアの制御部に、特定用途演算命令として、機能仕様を規定しない演算命令を設けるとともに、プロセッサコア内にその特定用途演算命令の演算をおこなう特殊用途命令演算器７３を設ける。 - 特許庁

MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR例文帳に追加

改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁

When all instructions preceding the LSYNC instruction completes in the instruction processor, the completion is detected and the dispatch operation of the instruction after the LSYNC instruction is resumed.例文帳に追加

そして、ＬＳＹＮＣ命令に先行する命令のすべてが命令プロセッサ内部で完了した場合、その完了を検知して、ＬＳＹＮＣ命令以降の命令のディスパッチ動作を再開する。 - 特許庁

The method of processing an illegal instruction to the processor executing a program includes performing retry from an instruction prior to the illegal instruction upon detecting the execution of the illegal instruction.例文帳に追加

プログラムを実行するプロセッサにおける不当命令処理方法において、不当命令の実行が検出されると、不当命令の前の命令からリトライを行うように構成する。 - 特許庁

To easily mount instruction segmentation control from an instruction buffer register to an instruction register and to effectively utilize the capacity of the instruction buffer register in a pipeline type information processor.例文帳に追加

パイプライン方式の情報処理装置において、命令バッファレジスタから命令レジスタへの命令切り出し制御の実装を容易にし、さらに命令バッファレジスタの容量を有効に活用する。 - 特許庁

When the document processor receives the execution of scanning, an instruction preparation part prepares an instruction and a UI preparation transmits the instruction to the composite machine.例文帳に追加

文書処理装置はスキャンの実施を受信すると、指示書作成部は指示書を作成し、ＵＩ作成部は指示書を複合機に対して送信する。 - 特許庁

To provide a processor capable of reducing power consumption of an instruction cache memory by reducing the number of times for reading an instruction code from the instruction cache memory.例文帳に追加

命令キャッシュメモリから命令コードを読み出す回数を減らすことにより、命令キャッシュメモリの消費電力を削減することができるプロセッサを提供する。 - 特許庁

An arithmetic processor 1 is capable of designating a memory access mode on the host side of an address designation field in the instruction codes of a load instruction and a store instruction.例文帳に追加

演算処理装置１は、ロード命令およびストア命令の命令コード中、アドレス指定フィールドの上位側において、メモリアクセスモードを指定可能である。 - 特許庁

To provide an instruction processing method that is suitable to the language processing system of a processor in which an instruction issue width is different on the basis of a variable-length very long instruction word architecture.例文帳に追加

可変長の超長命令語アーキテクチャに基づいて命令発行幅が異なるプロセッサの言語処理系に適した命令処理方法を提供する。 - 特許庁

PRINTING PROCESSOR, PRINTING INSTRUCTION DEVICE, PRINTER DRIVER, PRINTING SYSTEM, AND PARALLEL PROCESSING METHOD FOR PRINTING PROCESSOR例文帳に追加

印刷処理装置、印刷指示装置、プリンタドライバ、印刷処理システム、および印刷処理装置の並列処理方法 - 特許庁

The processor includes a plurality of multi-thread processor cores each of which has a data cache and an instruction cache.例文帳に追加

プロセッサは、それぞれがデータキャッシュおよび命令キャッシュを持っている複数のマルチスレッドプロセッサコアを備えている。 - 特許庁

The elements of a processor and a co-processor are constituted so that a floating point instruction set architecture can be executed.例文帳に追加

プロセッサ及びコウプロセッサのエレメントが、浮動小数点命令セットアーキテクチャを実行するように構成されている。 - 特許庁

METHOD FOR JUDGING HIGH SPEED EXECUTABLE INSTRUCTION OF PARALLEL QUEUE PROCESSOR AND ITS CIRCUIT例文帳に追加

並列キュープロセッサの高速実行可能命令の判別方法及びその回路 - 特許庁

To provide an SIMD processor executing a quaternion product by a single instruction.例文帳に追加

クォータニオン積を１命令により実行するＳＩＭＤ型プロセッサを提供する。 - 特許庁

METHOD AND APPARATUS FOR AFFECTING SUBSEQUENT INSTRUCTION PROCESSING IN DATA PROCESSOR例文帳に追加

デ—タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 - 特許庁

A target application is operated by using an instruction level simulator for a virtual processor.例文帳に追加

仮想プロセッサ向けの命令レベルシミュレータを利用して対象アプリを動作させる。 - 特許庁

To make a data processor which uses plural instruction sets small- sized and economical.例文帳に追加

複数命令セットを用いるデータ処理装置を小型で経済的なものとする。 - 特許庁

An instruction processor takes an interface with a host computer through an input/output bus.例文帳に追加

命令プロセッサは入出力バスを介してホスト・コンピュータとインタフェースをとる。 - 特許庁

To provide ACPI (advanced configuration and power interface) firmware for an IA-64 instruction set processor.例文帳に追加

ＩＡ−６４命令セットプロセッサ用のＡＣＰＩファームウェアを提供すること。 - 特許庁

To switch a redundant processor without changing programs when the processor is constituted of a processor means to perform different instruction code.例文帳に追加

冗長化プロセッサ装置を、異なった命令コードを実行するプロセッサ手段で構成した場合、プログラムを変更することなく、切り替え可能とする。 - 特許庁

VLIW PROCESSOR FOR EXECUTING INSTRUCTION WITH DELAY SPECIFICATION OF RESOURCE USE CYCLE AND METHOD FOR GENERATING DELAY SPECIFICATION INSTRUCTION例文帳に追加

資源使用サイクルの遅延指定付き命令を実行するＶＬＩＷプロセッサおよび遅延指定命令の生成方法 - 特許庁

A data processor has at least one instruction pipeline for executing an instruction stream having branch instructions.例文帳に追加

データプロセッサは、分岐命令を有する命令ストリームを実行するための命令パイプラインを少なくとも１つ備えている。 - 特許庁

The processor for executing an instruction stream of a variable instruction word length, is provided with an instruction decoding unit for decoding the instruction word which is included in the instruction stream and describes operation, and an instruction position acquiring means for extracting positional information of the instruction included in the instruction stream at a certain interval exclusively from the instruction stream.例文帳に追加

可変命令語長の命令列を実行するプロセッサであって、前記命令列に含まれ、操作を記述する命令語を解読する命令解読器と、前記命令語とは排他的に、かつ一定間隔毎に前記命令列に含まれる、命令の位置情報を取り出す命令位置取得手段とを備えることを特徴とする。 - 特許庁

The image forming apparatus 1 gives an instruction of operational contents to an original processor 2 or a paper post-processor 3, and the instruction contents confirmed by the original processor 2 or the paper post-processor 3 are returned to the image forming apparatus 1.例文帳に追加

画像形成装置１から原稿処理装置２あるいは用紙後処理装置３に動作内容を指令し、原稿処理装置２あるいは用紙後処理装置３で確認した指令内容を画像形成装置１に返信する。 - 特許庁

An intelligent bus interconnection unit(IBIU) functions as an automatic device, receives an instruction from the source processor by using a control block supplied by the source processor and supplies the instruction to the destination processor.例文帳に追加

インテリジェントバス相互接続装置（ＩＢＩＵ）が、自動装置として働き、ソースプロセッサにより与えられた制御ブロックを用いてソースプロセッサからのインストラクションを受領し、このインストラクションを宛先プロセッサに与える。 - 特許庁

A data processor having normal functions is configured as the integrated body of processors (CPU1 and CPU2) which define an instruction having the write instruction of another instruction flow into a reference register and an instruction having a reference register invalidation instruction, and execute a plurality of simple instruction flows.例文帳に追加

他命令フローの参照レジスタへの書込み指示を有する命令、及び参照レジスタ無効化指示を有する命令を定義し、複数の単純な命令フローを実行するプロセッサ（ＣＰＵ１，ＣＰＵ２）の総体として通常の機能を有するデータプロセッサを構成する。 - 特許庁

INSTRUCTION CACHE CONTROL SYSTEM AND METHOD FOR VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおける命令キャッシュ制御システム及び命令キャッシュ制御方法 - 特許庁

DIVISION OF BINARY FOUR-FOLD WORD LENGTH FORMAT MULTIPLYING INSTRUCTION FOR S/390 PROCESSOR例文帳に追加

Ｓ／３９０プロセッサにおける２進４倍長語フォーマット乗算命令の分割 - 特許庁

The processing result of the service is transmitted to a service processor at a transmission source of the instruction.例文帳に追加

サービスの処理結果は指示書の送信元のサービス処理装置に送信される。 - 特許庁

To provide an information processor capable of high-speed execution by simplifying pipeline control in the information processor having an instruction set including a prefix instruction.例文帳に追加

プリフィックス命令を含む命令セットを有する情報処理装置におけるパイプライン制御を簡略化して高速実行可能な情報処理装置を提供する。 - 特許庁

INSTRUCTION SUPPORT SYSTEM, DATA PROCESSOR, METHOD AND COMPUTER-READABLE STORAGE MEDIUM例文帳に追加

教務サポートシステム、データ処理装置、方法、及びコンピュータ読み取り可能な記憶媒体 - 特許庁

To provide an arithmetic processor capable of quickly operating data transfer at the time of executing a data transfer instruction in an arithme tic processor having a data transfer instruction.例文帳に追加

データ転送命令を持つ演算処理装置において、データ転送命令を実行する場合に、データ転送を高速に行うことができる演算処理装置を提供する。 - 特許庁

To provide a store transferring method which increases the throughput of an instruction in a processor.例文帳に追加

プロセッサ内で命令のスループットを増加させるストア転送方法を提供する。 - 特許庁