「instruction processor」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The co-processor controller CPC controls the co-processor CP based on the status information ST and a basic instruction executed by the main processor MP in the background in advance.例文帳に追加

コプロセッサコントローラＣＰＣは、ステータス情報ＳＴと、基本プロセッサＭＰが予めバックグラウンドで実行していた基本命令とに基づいて、コプロセッサＣＰを制御する。 - 特許庁

The degree of freedom of a band of the communication interface is enhanced by compositing the operations of the descriptions of the processor 10 in which the functions are described by the algorithm, sharing of the hardware resource is enabled between the basic instruction processor and the exclusive instruction processor.例文帳に追加

機能をアルゴリズムで記述したプロセッサ１０の記述を動作合成することで、通信インタフェースの帯域の自由度が高まり、基本命令プロセッサと専用命令プロセッサの間でハードウエア資源の共有が可能となる。 - 特許庁

The degree of freedom of a band of the communication interface is enhanced by compositing the operations of the descriptions of the processor 10 in which the functions are described by the algorithm, and sharing of the hardware resource is enabled between the basic instruction processor and the dedicated instruction processor.例文帳に追加

機能をアルゴリズムで記述したプロセッサ１０の記述を動作合成することで、通信インタフェースの帯域の自由度が高まり、基本命令プロセッサと専用命令プロセッサの間でハードウエア資源の共有が可能となる。 - 特許庁

To provide a data processor capable of selecting a mode for performing access to a cache memory in executing a read instruction in response to the content of an instruction to be executed posterior to the read instruction.例文帳に追加

読み出し命令の後に実行される命令の内容に応じて、読み出し命令の実行時にキャッシュメモリにアクセスするモードを選択可能なデータ処理装置を提供する。 - 特許庁

To make design efficient by designing an instruction queue clearing means of only one kind independently of the existence of an instruction cache memory as to an information processor provided with an instruction queue.例文帳に追加

命令キューを備える情報処理装置に関し、命令キャッシュメモリの有無に関係なく、１種類の命令キュークリア手段を設計すれば足りるようにし、設計の効率化を図る。 - 特許庁

To strengthen an instruction set architecture to a vectorization processing instruction and to improve the fine architecture of a processor, based on the instruction set architecture in a vectorization data processing area.例文帳に追加

ベクトル化処理命令に対する命令セットアーキテクチャを強化すること、および、ベクトル化データ処理領域において、命令セットアーキテクチャ準拠プロセッサの微小アーキテクチャを改善すること - 特許庁

This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.例文帳に追加

コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁

To intensify instruction set architecture to a vectorization processing instruction and to improve very small architecture of a processor based on the instruction set architecture in a vectorized data processing area.例文帳に追加

ベクトル化処理命令に対する命令セットアーキテクチャを強化すること、および、ベクトル化データ処理領域において、命令セットアーキテクチャ準拠プロセッサの微小アーキテクチャを改善すること。 - 特許庁

To improve the execution efficiency of a virtual machine instruction in a data processor having both an accelerator for translating a virtual machine instruction into a native instruction that a CPU executes and an FPU.例文帳に追加

仮想マシン命令をネイティブ命令に変換してＣＰＵに実行させるアクセレータと共に、ＦＰＵを有するデータ処理装置において、仮想マシン命令の実行効率を向上させる。 - 特許庁

An LSYNC instruction for suppressing the start of a subsequent instruction until the completion of an operation in the instruction processor of all preceding instructions and an LSYNC stop mechanism 105 are newly provided.例文帳に追加

先行する全ての命令の命令プロセッサ内部の動作の完了まで後続命令の開始を抑止するＬＳＹＮＣ命令と、ＬＳＹＮＣ停止機構１０５を新たに備える。 - 特許庁

In addition, the image processor 1 inhibits processing in accordance with an adjustment instruction of the image processor 1 received from outside a prescribed range.例文帳に追加

また、画像処理装置１は、所定の範囲外から受信した画像処理装置１の調整指示に従った処理を禁止する。 - 特許庁

To provide an information processor capable of suppressing power consumption and heat generation of a vector processor without stopping a calculation instruction processing.例文帳に追加

演算命令処理を停止させずに、ベクトルプロセッサの消費電力と発熱とを抑えることが可能な情報処理装置を提供する。 - 特許庁

Here, the core processor is capable of executing the stuffed instruction in association with the core processor process and the debugging process.例文帳に追加

これで、前記コアプロセッサは、前記スタッフィングされた命令を前記コアプロセッサプロセス及び前記デバッギングプロセスと関連して実行することができる。 - 特許庁

The instruction set comprises one or more instructions which cause a first logical processor to make a processor execution resource previously reserved for the first processor available to a second processor among the plurality of processors in response to the first logical processor being scheduled so as to enter a waiting state, when the instruction set is executed by the first logical processor.例文帳に追加

命令セットは、第１の論理プロセッサによって実行されたとき、第１の論理プロセッサが待機状態に移行するようにスケジュールされたことに応じて、第１の論理プロセッサが、第１のプロセッサに対して予めリザーブされたプロセッサ実行リソースを、複数のプロセッサのうちの第２のプロセッサに対して使用可能にする命令を１つ以上有する。 - 特許庁

PROCESSOR, DATA TYPE SPECIFYING METHOD, DATA LOADING METHOD, COMPUTING METHOD, DATA TYPE UPDATING METHOD AND INSTRUCTION PROGRAM例文帳に追加

プロセッサ、データタイプ指定方法、データロード方法、演算方法、データタイプ更新方法および命令プログラム - 特許庁

METHOD, SYSTEM AND PROCESSOR FOR CONTROLLING ADAPTIVE PERFORMANCE CYCLE FOR ENHANCED INSTRUCTION THROUGHPUT例文帳に追加

拡張命令スループットに関する適応的実行サイクル制御のための方法、システム、およびプロセッサ - 特許庁

An input device 13 transmits (S302) the name of an input form receiving an instruction to an information processor 12.例文帳に追加

入力装置13は、情報処理装置12に指示を受けた入力フォーム名を伝達する（Ｓ302 ）。 - 特許庁

Also, the processor is provided with a circuit for storing an invalidation code 46 corresponding to the instruction in the pipe line.例文帳に追加

また、プロセッサは、パイプライン内の命令に対応する無効コード（４６）を格納する回路も含む。 - 特許庁

The information processor determines a data rewriting system corresponding to a data rewriting instruction from an external device 15.例文帳に追加

外部装置１５からのデータ書換え指令に対応するデータ書換え方式を判定する。 - 特許庁

To speed up image processing in an image processing device using a SIMD (Single Instruction Multiple Datastream) type processor.例文帳に追加

ＳＩＭＤ型のプロセッサを用いた画像処理装置における画像処理の高速化を図ること。 - 特許庁

A processor comprises a conditional branch instruction prediction mechanism which generates a weighted branch prediction value.例文帳に追加

プロセッサは、重み付き分岐予測値を生成する条件付き分岐命令予測機構を含む。 - 特許庁

Two instruction sets use the complete N-bit data passage in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

DISPLAY SYSTEM, DATA PROCESSOR, DISPLAY DEVICE, INSTRUCTION METHOD, DISPLAY METHOD, COMPUTER PROGRAM, AND RECORDING MEDIUM例文帳に追加

表示システム、データ処理装置、表示装置、指示方法、表示方法、コンピュータプログラム及び記録媒体 - 特許庁

INFORMATION PROCESSOR FOR HOLDING FLOATING INTERRUPTION AND METHOD FOR EXECUTING INTERRUPTION CONDITION CHANGE INSTRUCTION例文帳に追加

浮動割込みを保留できる情報処理装置および割込み条件変更命令実行方法 - 特許庁

To transfer image data read based on an instruction at an image processor side to a desired computer.例文帳に追加

画像処理装置側の指示に基づき読み取った画像データを所望のコンピュータに転送する。 - 特許庁

A document processor has a user interface which receives an instruction for replacing a plurality of character strings.例文帳に追加

文書処理装置は、複数の文字列を入れ替える命令を受け付けるユーザインタフェースを有する。 - 特許庁

The processor 1 further includes pipeline registers 11-14 provided in association with the instruction types.例文帳に追加

またプロセッサ１は、命令タイプに対応して設けられたパイプラインレジスタ１１〜１４を備えている。 - 特許庁

An instruction generating part(IG) holds a required program for operating an SIMD type parallel processor.例文帳に追加

命令発生部（ＩＧ）は、ＳＩＭＤ型並列プロセッサを動作させるため、所要のプログラムを保持する。 - 特許庁

Two instruction sets use the complete N-bit data path in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

Then, the user performs the movement of his or her legs corresponding to the desired instruction according to the assignment for inputting the instruction to an information processor.例文帳に追加

ユーザは、その割当に応じて、所望の指示に対応した足の動作を行うことにより、その指示を情報処理装置に入力できる。 - 特許庁

A kind of device other than instruction scheduling dependent optimizing part 107 operates optimization processing dependent on an execution processor other than instruction scheduling processing.例文帳に追加

命令スケジューリング以外機種依存最適化部１０７は、命令スケジューリング処理以外の実行処理装置に依存した最適化処理を行う。 - 特許庁

The processor is constituted of a basic cache block mechanism compiled with an instruction group format for caching the instruction group generated by the cracking unit.例文帳に追加

プロセッサは更に、命令グループ・フォーマットで編成され、クラッキング・ユニットにより生成された命令グループをキャッシュする基本キャッシュ・ブロック機構で構成。 - 特許庁

A page printer controller (10) is provided with an instruction processor, a printer video processor equipped with an instruction process and a video port, a cache memory for data and instruction, a memory controller for interconnecting the printer video processor which an external memory and the cache memory for data and instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

The main processor MP includes a co-processor controller CPC outputting the extension instruction to the co-processor CP, and the co-processor CP includes a task controller TC, the task controller controlling a task performed based on the extension instruction and outputting the status information ST of the task on every clock.例文帳に追加

基本プロセッサＭＰは、コプロセッサＣＰに対し拡張命令を出力するコプロセッサコントローラＣＰＣを備え、コプロセッサＣＰは、拡張命令に基づいて実行されるタスクを制御し、かつ、当該タスクのステータス情報ＳＴをクロック毎に出力するタスクコントローラＴＣを備える。 - 特許庁

To provide an image processing program and an image processor, for generating desired instruction information to a plurality of manuscripts including common instruction information without previously preparing an instruction with the common instruction information written therein.例文帳に追加

共通の指示情報を記入した指示書を事前に作成することなく、共通の指示情報を含む複数の原稿に対する所望の指示情報を作成することができる画像処理プログラム及び画像処理装置を提供する。 - 特許庁

To surely prevent the performance deterioration dispensing with a large storage capacity for instruction control by temporarily stopping the whole flow of the instruction processing in a processor in regard to an instruction control method and the processor.例文帳に追加

本発明は、命令制御方法及びプロセッサに関し、命令制御に大きな記憶容量を必要とせず、且つ、プロセッサ内の命令処理の全体の流れが一時的に停止されることを抑止して性能低下を確実に防止することを目的とする。 - 特許庁

In an instruction step 3, in the case where the respective processors of the processor group 4 end execution of thread and a designated instruction is not given to the program, an instruction for executing thread related to the next parallel processing block is given to the concerned processor.例文帳に追加

指示ステップ３は、プロセッサ群４のそれぞれのプロセッサがスレッドの実行を終了した場合であって、プログラムに所定の指示がなされていない場合には、当該プロセッサに対して次の並列処理ブロックに係るスレッドを実行するように指示する。 - 特許庁

The passing control circuit 1 provided in the vector processor is provided with a first storage part 61 which stores a first instruction as an input instruction, a second storage part 61 which stores a second instruction and a vector load instruction storage part 22 which stores a vector load instruction which is a third instruction and address area storage parts 55, 56.例文帳に追加

ベクトル処理装置に具備する追い越し制御回路１は、入力命令として第１命令を格納する第１格納部６１と、第２命令を格納する第２格納部６１と、第３命令であるベクトルロード命令を格納するベクトルロード命令格納部２２と、アドレス領域格納部５５、５６とを具備する。 - 特許庁

A print processor 300 acquires order ID from the bar code C1, and when accepting the input of an execution instruction through a touch panel 504 of a display part, the print processor 300 transmits an execution instruction to the order management device 200.例文帳に追加

プリント処理装置３００は、バーコードＣ１からオーダーＩＤを取得し、表示部のタッチパネル５０４を介して実行指示の入力を受け付けると、実行指示をオーダー管理装置２００に送信する。 - 特許庁

Particular instruction access indicators that have been set by a processor in the data processing system in response to execution of the code by the processor are identified to form set instruction access indicators.例文帳に追加

プロセッサによるコードの実行に応答してデータ処理システム内でプロセッサによって設定される特定の命令アクセス・インジケータが、設定された命令アクセス・インジケータを形成するために識別される。 - 特許庁

To solve the problem that when an instruction of a guest is executed directly by a processor, trapping of an instruction and switching to a privileged mode occur frequently and the performance of the processor deteriorates due to an increase in the overhead by the switching.例文帳に追加

ゲストの命令をプロセッサで直接実行する場合、命令のトラップと特権モードの切り替えが頻繁に生じ、切り替えに伴うオーバーヘッドの増加によって、プロセッサの性能が低下する。 - 特許庁

A data shift instruction is defined as an instruction to set the number of data units to be shifted in the configuration of data blocks to a processor unit under the data shift instruction, and the processor unit depending on the data shift instruction is constituted so that the data units in the number equivalent to the number set by the data shift instruction can be shifted between a data memory and an intermediate memory unit.例文帳に追加

データシフト命令とは、プロセッサユニットに当該データシフト命令によって、データブロックの形態でシフトすべきデータユニットの数を設定するものであると定義され、プロセッサユニットは、これがデータシフト命令に依存して、データシフト命令により設定された数に相応する数のデータユニットをデータメモリと中間メモリユニットとの間でシフトするように構成する。 - 特許庁

A processor 12A transmits all processors stop command information to processors 12B and 12C through a system bus 14, when the processor 12A tries to perform an instruction that has to synchronize the processor 12B with the processor 12C.例文帳に追加

プロセッサ１２Ａでプロセッサ１２Ｂ，１２Ｃとの間で同期を取る必要がある命令を実行しょうとするとき、システムバス１４を介してプロセッサ１２Ｂ，１２Ｃに対して全プロセッサ停止指令情報を送信する。 - 特許庁

To provide a queue processor capable of speeding up a processor by shortening instruction length and program length and making parallel execution possible.例文帳に追加

命令長及びプログラム長を短くするとともに、並列実行を可能にし、プロセッサを高速化することができるキュープロセッサを提供する。 - 特許庁

An interruption signal generation circuit 2 generates an interruption signal of the pulse width corresponding to the interruption signal control information by an interruption generation instruction from the main processor or an interruption generation instruction from the sub-processor control circuit 8 and outputs the interruption signal to the sub-processor 3.例文帳に追加

割込み信号生成回路２は、メインプロセッサからの割込み発生命令またはサブプロセッサ制御回路からの割込み発生命令により、割込み信号調整情報に応じたパルス幅の割込み信号を生成してサブプロセッサへ出力する。 - 特許庁