| 意味 | 例文 |
junction technologyの部分一致の例文一覧と使い方
該当件数 : 23件
SEAL INTEGRATED MEMBRANE ELECTRODE JUNCTION MANUFACTURING TECHNOLOGY例文帳に追加
シール一体型膜電極接合体製造技術 - 特許庁
MANUFACTURING TECHNOLOGY FOR ENHANCING PRESSURE UNIFORMITY IN ANODE JUNCTION GAS-PHASE CELL例文帳に追加
陽極接合気相セル内の圧力均一性を増強する製造技術 - 特許庁
The light emitting element 520 and the hetero-junction phototransistor 510 are formed in a monolithic integration technology in a way that the hetero-junction phototransistor 510 is overlapped on the light emitting element 520.例文帳に追加
発光素子及びヘテロ接合フォトトランジスタはモノリシック集積化技術によってヘテロ接合フォトトランジスタ510が発光素子上に重なるように形成される。 - 特許庁
To provide manufacturing technology for enhancing pressure uniformity without generating a pressure difference in an anode junction gas-phase cell.例文帳に追加
陽極接合気相セル内の圧力差を生じさせず、圧力均一性を増強する製造技術を提供する。 - 特許庁
The manufacturing technology further includes a step for performing anode junction of a second wafer to one side part of the first wafer 300, and a step for performing anode junction of a third wafer to the opposite side part of the first wafer 300.例文帳に追加
さらに、第2ウェハを第1ウェハ300の一方の側部に陽極接合するステップと、第1ウェハ300の反対側の側部に第3ウェハを陽極接合するステップと、を有する。 - 特許庁
iii) The technology (excluding programs) pertaining to the design or manufacture of hetero-junction microchips (excluding high electron mobility transistors or hetero-junction bipolar transistors whose operating frequency is less than 31.8 gigahertz 例文帳に追加
三 ヘテロ接合の半導体素子(動作周波数が三一・八ギガヘルツ未満の高電子移動度トランジスタ又はヘテロ接合バイポーラトランジスタを除く。)の設計又は製造に係る技術(プログラムを除く。) - 日本法令外国語訳データベースシステム
Since the p-layer and the n-layer are formed by epitaxial growth technology, a heavily doped pn junction is formed with high accuracy.例文帳に追加
エピタキシャル結晶成長技術でp層、n層を形成しているので高不純物濃度のpn接合が精度よく形成される。 - 特許庁
The pseudomorphic high-electron-mobility transistors and the hetero-junction bipolar transistors are manufactured using a GaAs BiFET technology process.例文帳に追加
擬似構成整合型高電子移動度トランジスタおよびヘテロ接合バイポーラトランジスタは、GaAs BiFET技術プロセスを用いて製造される。 - 特許庁
To provide a technology for forming a shallow p-n junction of a depth, from the surface of a semiconductor substrate which is 10 nm or less, without decreasing the throughput.例文帳に追加
スループットを低下させずに、半導体基板の表面からの深さが10nm以下の浅いpn接合を形成することのできる技術を提供する。 - 特許庁
The technology forms seal member intake through-holes 62a, 62b on a membrane electrode junction prior to injection molding in addition to manifold holes 16a to 16f.例文帳に追加
射出成形前の膜電極接合体に対して、マニホールド孔16a〜16fとは別に、貫通孔であるシール部材流入孔62a、62bを形成する。 - 特許庁
To provide a semiconductor device to which distortion silicon technology can effectively be introduced while the occurrence of junction leakage current is suppressed and to provide a manufacturing method of the device.例文帳に追加
接合リーク電流の発生を抑えつつ、効果的に歪みシリコン技術の導入を図り得る半導体装置およびその製造方法を提供する。 - 特許庁
To provide a method and apparatus for easily and sufficiently improving wettability of the junction surface in the brazing and soldering technology to join two pieces of members using a brazing filler metal.例文帳に追加
ろう材を用いて2個の部材を接合するろう接技術において、接合面のぬれ性を容易にかつ十分に改善し得る方法及び装置を提供する。 - 特許庁
To provide a proton conductive polymer membrane wherein peeling-off of bonded interface of membrane-electrode junction is suppressed even in a hot press method similar to a conventional technology and wherein a superior and stable membrane-electrode junction is capable of preparing, and provide the membrane-electrode junction using the same, and further provide a solid polymer fuel cell using the same.例文帳に追加
従来技術と類似したホットプレス法であっても、膜−電極接合体の接合界面の剥がれを抑制し、良好かつ安定な膜−電極接合体を調製するのが可能なプロトン伝導性高分子膜、これを使用した膜−電極接合体、更にはそれを使用した固体高分子型燃料電池を提供する - 特許庁
To sharply suppress such nonlinear distortions as the 3rd harmonic frequency distortions more than the conventional technology by considering the junction capacitance characteristics of each variable reactance element for the applied voltage.例文帳に追加
各可変リアクタンス素子の印加電圧に対する接合容量特性を考慮し、従来技術に比較して第3高調波歪などの非線形歪を大幅に抑圧する。 - 特許庁
To provide a technology to realize a MOSFET with a low on-state resistance and a low feedback capacitance by preventing punch-through of a channel layer, even if a shallow junction is formed in the channel layer in a planar MOSFET.例文帳に追加
プレーナ型MOSFETにおいて、チャネル層を浅接合化しても、チャネル層のパンチスルーを防止し、低オン抵抗かつ低帰還容量のMOSFETを実現することができる技術を提供する。 - 特許庁
To provide the rear surface junction solar battery which may be easily manufactured at a lower cost without use of a photolithography technology which is complicated in the processes and requires expensive facilities and materials, and also to provide a method of manufacturing the same solar battery.例文帳に追加
工程が複雑で且つ高価な設備および材料を必要とするホトリソグラフィ技術を用いることなく、簡易且つ安価に製造できる裏面接合型太陽電池およびその製造方法を提供する。 - 特許庁
To provide a technology for nondestructively inspecting an amount of displacement of an optical semiconductor chip relative to a sub-mount after mounting in an optical semiconductor module of which an optical semiconductor chip is mounted in a support substrate (sub-mount) by using a junction down method.例文帳に追加
ジャンクションダウン方式を用いて光半導体チップを支持基板(サブマウント)に実装する光半導体モジュールにおいて、実装後のサブマウントに対する光半導体チップのずれ量を非破壊で検査す技術を提供する。 - 特許庁
To provide a semiconductor device for reducing the transmission loss of an input signal, while preventing latchup by a parasitic element caused, when forming a control circuit on the same semiconductor substrate as that of an IGBT (insulating gate bipolar transistor), by using a junction isolation technology.例文帳に追加
接合分離技術を用いてIGBT(絶縁ゲートバイポーラトランジスタ)と同一半導体基板上に制御回路を形成する際に発生する寄生素子によるラッチアップを防止しつつ、入力信号の伝送損失を低減する半導体装置を提供する。 - 特許庁
An ultrasonic transducer 31 built in an ultrasonic probe 11 includes the acoustic matching layer 42 composed of: a three-dimensional structure 51 which is produced using technology obtained by adapting normal temperature junction and in which thin film patterns 52 are laminated; and a base material 50 in which the three-dimensional structure 51 is embedded.例文帳に追加
超音波プローブ11に内蔵された超音波トランスデューサ31には、常温接合を応用した技術を用いて作製され、薄膜パターン52が積層されてなる3次元構造体51と、3次元構造体51が埋設される母材50とからなる音響整合層42が具備されている。 - 特許庁
The electrical junction box includes: a case 11; a circuit board 13 housed in the case 11; a bus bar connection land 15 formed on the surface of the circuit board 13 by a printed wiring technology; a first bus bar 16 and a second bus bar 17 soldered to the bus bar connection land 15; and a semiconductor relay 18 connected to the first bus bar 16 and the second bus bar 17.例文帳に追加
ケース11と、ケース11内に収容された回路基板13と、回路基板13の表面にプリント配線技術により形成されたバスバー接続ランド15と、バスバー接続ランド15に半田付けされた第1バスバー16及び第2バスバー17と、第1バスバー16及び第2バスバー17に接続された半導体リレー18と、を備える。 - 特許庁
To provide a modular junction receptacle that is built in the wall with which, especially in the domestic use, a work of connecting a LAN (local area network) cable with a server and a personal computer can be performed simply by one push action without requiring any professional technology.例文帳に追加
パーソナルコンピューターに使用するLANケーブルの端部のモジュラープラグを差し込むためのモジュラー中継コンセントであって、モジュラージャックのように壁に埋め込んで装着される主として壁埋め込み型のモジュラー中継コンセントに関し、特に家庭内で使用する場合に、LANケーブルをサーバとパーソナルコンピュータとに接続する作業を、専門的な技術を要することなく、簡易に且つワンプッシュの作業で行うことのできるモジュラー中継コンセントを提供することを課題とする。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| ※この記事は「日本法令外国語訳データベースシステム」の2010年9月現在の情報を転載しております。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
