「n layer」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The drain region 2d and the source region 2s have a structure that an n^--layer is adjacent to an n^+-layer, respectively.例文帳に追加

ドレイン領域２ｄとソース領域２ｓは、それぞれｎ^−層とｎ^＋層とが隣接して形成されている構造を有している。 - 特許庁

Band gap wavelength of the n-type InP layer 12a is larger than wavelength λof incident light, and the n-type InP layer 12a does not absorb the incident light.例文帳に追加

ｎ型ＩｎＰ層１２ａは、バンドギャップ波長が入射光の波長λより大きく、入射光を吸収しない。 - 特許庁

The N and P ground layer regions formed in the SOI layer are doped with N-type and P-type dopants to a high concentration level.例文帳に追加

ＳＯＩ層で形成されたＮおよびＰグラウンド層領域に高濃度レベルのＮ型およびＰ型ドーパントをドープする。 - 特許庁

An n-type hydrogenated amorphous silicon layer 107 is formed on the reflection electrode side of the n-type hydrogenated microscopic crystal silicon layer 106.例文帳に追加

ｎ型水素化微結晶シリコン層の反射電極側には、さらにｎ型水素化アモルファスシリコン層が形成されている。 - 特許庁

An n-GaAs layer 102 and an n^+-GaAs layer 109 are successively grown on a semi-insulating GaAs substrate 101.例文帳に追加

半絶縁性ＧａＡｓ基板１０１上にｎ−ＧａＡｓ層１０２、次いでｎ^＋−ＧａＡｓ層１０９を成長させる。 - 特許庁

On the surface of an n-type SiC substrate 1, an n-type SiC epitaxial layer 2 and a p-type SiC epitaxial layer 3 are grown.例文帳に追加

ｎ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣエピタキシャル層２およびｐ型ＳｉＣエピタキシャル層３を成長させる。 - 特許庁

A semiconductor substrate is prepared which is such that an n-type semiconductor layer and a p-type semiconductor layer are stacked on an n-type semiconductor substrate.例文帳に追加

Ｎ型の半導体基板上にＮ型の半導体層とＰ型の半導体層が積層した半導体基板を用意する。 - 特許庁

A p-type electrode 3 is formed on the p-type active layer 2a, and an n-electrode 4 is formed on the n-type active layer 2a.例文帳に追加

ｐ型活性層２ａ上にｐ電極３が形成され、ｎ型活性層２ａ上にｎ電極４が形成される。 - 特許庁

The optical semiconductor element has the p-n junction structure in which a p-type semiconductor layer and an n-type semiconductor layer are laminated.例文帳に追加

この光半導体素子は、ｐ型半導体層およびｎ型半導体層が積層されたｐｎ接合構造を有している。 - 特許庁

An n-side electrode is a thin-film electrode 3 of the n-type semiconductor layer 21 formed on a surface positioned on the side of the support layer 1.例文帳に追加

ｎ側電極は、ｎ型半導体層２１の、支持層１の側に位置する面に形成された薄膜電極３である。 - 特許庁

In a high breakdown voltage diode 20, an N^- layer 2 is provided on an N^+ layer 1 and a silicon substrate 3 is provided as a cathode.例文帳に追加

高耐圧ダイオード２０では、Ｎ^＋層１上にＮ^−層２が設けられ、カソードとしてのシリコン基板３を有している。 - 特許庁

An n well 3a is formed in a front surface layer of a silicon substrate 3, and a dielectric layer 4 is formed on the n well.例文帳に追加

シリコン基板３の表層側にＮウェル３ａが構成されており、その上に誘電体層４が構成されている。 - 特許庁

On the n-AlGaN layer 104, a source electrode 201, a drain electrode 202, and a gate electrode 203 are formed on the n-AlGaN layer 104.例文帳に追加

ｎ−ＡｌＧａＮ層１０４上には、ソース電極２０１、ドレイン電極２０２、及びゲート電極２０３が形成されている。 - 特許庁

On the n-type cathode layer 1, a cathode electrode 4 is formed.例文帳に追加

ｎカソード層１上にはカソード電極４が形成される。 - 特許庁

A heavily doped n type epitaxial layer 2 and a lightly doped n type epitaxial layer 3 are formed sequentially on a p type silicon substrate 1.例文帳に追加

ｐ型シリコン基板１上に、高濃度ｎ型エピタキシャル層２および低濃度ｎ型エピタキシャル層３をこの順に形成した。 - 特許庁

An N^+ embedded layer 2 and an N-type epitaxial layer 3 are formed in the main surface area of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の主表面領域中に、Ｎ^+ 埋め込み層２およびＮ型エピタキシャル層３が形成されている。 - 特許庁

A p-type channel region 2c is formed between the n^--layer of the drain region 2d and the n^--layer of the source region 2s.例文帳に追加

ドレイン領域２ｄのｎ^−層とソース領域２ｓのｎ^−層の間にｐ型のチャネル領域２ｃが形成されている。 - 特許庁

A first conductor layer 101 is an n-type semiconductor layer that has 4H-SiC as a main composition, and includes n-type impurities.例文帳に追加

第１導電体層１０１は、４Ｈ−ＳｉＣを主組成とし、Ｎ型不純物を含むＮ型半導体層である。 - 特許庁

An n-type clad layer 21, n-side guide layer 22, active layer 23, p-side guide layer 24, first p-type clad layer 25, etching stop layer 26, second p-type clad layer 27, low-refractive index layer 28, and contact layer 29 are sequentially laminated on a substrate 10 starting from the side of the substrate 10.例文帳に追加

基板１０上に、ｎ型クラッド層２１、ｎ側ガイド層２２、活性層２３、ｐ側ガイド層２４、第１ｐ型クラッド層２５、エッチングストップ層２６、第２ｐ型クラッド層２７、低屈折率層２８およびコンタクト層２９が基板１０側から順に積層されている。 - 特許庁

A semiconductor laser device comprises an n-cladding layer 3, an active layer 4, a p-cladding layer 5, mesa structures 7 to 9, a block layer 13, a low-loss layer 11, and a contact layer 10.例文帳に追加

半導体レーザ装置は、ｎ−クラッド層３、活性層４、ｐ−クラッド層５、メサ構造７−９、ブロック層１３、低損失層１１、コンタクト層１０を具備する。 - 特許庁

An ESD layer 102 has a three-layer structure of a first ESD layer 110, a second ESD layer 111, and a third ESD layer 112 from the side of an n-type contact layer 101.例文帳に追加

ＥＳＤ層１０２は、ｎ型コンタクト層１０１側から第１ＥＳＤ層１１０、第２ＥＳＤ層１１１、第３ＥＳＤ層１１２の３層構造である。 - 特許庁

Since the n type impurity layer obstructs the advance of diffusion of the channel layer, the depth of the channel layer can be controlled correctly by forming the n type impurity layer in the position where the desired depth of the channel layer is obtained.例文帳に追加

ｎ型不純物層は、チャネル層の拡散の進行を阻むため、所望のチャネル層深さが得られる位置にｎ型不純物層を形成することによりチャネル層深さを正確に制御できる。 - 特許庁

A p-side contact layer 21, a p-type clad layer 22, an active layer 30, n-type clad layer 41, and n-side contact layer 42 are stacked in this order on a side of one surface of a substrate 10 comprising p-type semiconductor.例文帳に追加

ｐ型半導体よりなる基板１０の一面側に、ｐ側コンタクト層２１、ｐ型クラッド層２２、活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２が順に積層されている。 - 特許庁

Both the sides of the mesa structure 28 are buried with a p type InP burial layer 32, an n type InP current block layer 34, a p type InP current block layer 36 and an n type InP burial layer (burial layer) 38.例文帳に追加

メサ構造２８の両側をｐ型ＩｎＰ埋込層３２、ｎ型ＩｎＰ電流ブロック層３４、ｐ型ＩｎＰ電流ブロック層３６及びｎ型ＩｎＰ埋込層３８（埋込層）で埋め込む。 - 特許庁

An N+ type layer 5 is a diffusion layer formed adjacently to the P+ type layer 4 just below the P+ type layer 4, and it is formed by ion-implanting N-type impurities in a way similar to the P+ type layer 4.例文帳に追加

Ｎ＋型層５は、Ｐ＋型層４直下に、Ｐ＋型層４と隣接して形成された拡散層であり、Ｐ＋型層４と同様にＮ型の不純物をイオン注入して形成される。 - 特許庁

A p-type base layer 4 is formed on the surface of an n-type base layer 3 on the side opposite to the p-type emitter layer 1 and the collector electrode 2, and an n-type source layer 5 is formed on the surface of the p-type base layer 4.例文帳に追加

ｎ型ベース層３のｐ型エミッタ層１、コレクタ電極２とは反対側の表面にｐ型ベース層４が形成され、ｐ型ベース層４の表面にｎ型ソース層５が形成されている。 - 特許庁

Forming an n-type impurity layer 6 along a side of a p^+type impurity layer 3 makes an expanse of depletion layer extending from a side part of the p^+type impurity layer 3 to a n^-type drift layer 2 small.例文帳に追加

ｐ^+型不純物層３の側面部に沿ってｎ型不純物層６を形成することで、ｐ^+型不純物層３の側面部からｎ^-型ドリフト層２に伸びる空乏層の広がりを小さくする。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an n-type crack preventive layer 5, an n-type AlGaN first clad layer 6, an MQW light emitting layer 7, a p-type AlGaN second clad layer 8, and a p-type contact layer 9 are formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、バッファ層２、アンドープのＧａＮ層３、ｎ−ＧａＮ層４、ｎ−クラック防止層５、ｎ−ＡｌＧａＮからなる第１クラッド層６、ＭＱＷ発光層７、ｐ−ＡｌＧａＮからなる第２クラッド層８、ｐ−コンタクト層９が順に形成されてなる。 - 特許庁

In a semiconductor laser element 501, an N-clad layer 11, an N-optical guide layer 12, an MQW layer 13, a P-cap layer 14, a P-optical guide layer 15, a P-clad layer 16, an N-current block layer 17 and a P-contact layer 18 are laminated in order on one surface of a transparent substrate 100.例文帳に追加

半導体レーザ素子５０１は、透明基板１００の一方の面上にｎ−クラッド層１１、ｎ−光ガイド層１２、ＭＱＷ活性層１３、ｐ−キャップ層１４、ｐ−光ガイド層１５、ｐ−クラッド層１６、ｎ−電流ブロック層１７およびｐ−コンタクト層１８が順に積層されてなる。 - 特許庁

There is provided a semiconductor layer 20, which is formed of an n-type clad layer 21, an active layer 22, a p-type clad layer 23 that includes a stripe shaped embedded ridge portion 28, an n-type buffer layer 24, a p-type contact layer 25, an etching stop layer 26, and a gap layer 27, laminated in this order.例文帳に追加

ｎ型クラッド層２１、活性層２２、ならびにストライプ状の埋込リッジ部２８を含むｐ型クラッド層２３、ｎ型バッファ層２４、ｐ側コンタクト層２５、エッチングストップ層２６およびキャップ層２７をこの順に積層してなる半導体層２０を備える。 - 特許庁

A p^+-layer 18 is formed partially in the upper surface of the p-type well layer 14 while enclosing the n^+-layer 17.例文帳に追加

ｐ^+層１８は、ｎ^+層１７を取り囲んで、ｐ型ウェル層１４の上面内に部分的に形成されている。 - 特許庁

The groove 108 has a depth enough to penetrate the p-type layer 104 and an active layer 105 and reach an n-type layer 106.例文帳に追加

この溝１０８は、ｐ型層１０４、活性層１０５を貫通し、ｎ型層１０６に達する深さである。 - 特許庁

The n-well layer 26 is formed on a region including a (p+l)-layer 13 on the surface of an epitaxial layer 2.例文帳に追加

また、Ｎウェル層２６は、エピタキシャル層２の表面のＰ＋Ｌ層１３を含む領域に形成される。 - 特許庁

On the n-type semiconductor layer 12 for the protection element, an active layer and a p-type semiconductor layer 13 are layered.例文帳に追加

保護素子用のｎ型半導体層１２には、活性層及びｐ型半導体層１３を積層してある。 - 特許庁

The semiconductor structure comprises an n-type semiconductor layer, a semiconductor active layer, and a p-type semiconductor layer.例文帳に追加

その内、半導体構造はｎ型半導体層、半導体活性層及びｐ型半導体層で構成される。 - 特許庁

The second n-type semiconductor layer 19 is formed between the active layer 15 and the p-type semiconductor layer 17.例文帳に追加

第２のｎ型半導体層１９は、活性層１５とｐ型半導体層１７との間に設けられている。 - 特許庁

An n^+-type 3rd semiconductor layer 14 is formed on a part of the surface layer part of the 2nd semiconductor layer 13.例文帳に追加

第２の半導体層１３の表層部の一部にＮ^＋型の第３の半導体層１４が設けられている。 - 特許庁

An n-type semiconductor layer 21 and a p-type semiconductor layer 23 are laminated on one surface of a support layer 1.例文帳に追加

ｎ型半導体層２１及びｐ型半導体層２３は、支持層１の一面上で積層されている。 - 特許庁

The semiconductor laser array 1 includes a p-type clad layer 11, an n-type clad layer 15, and an active layer 13.例文帳に追加

半導体レーザアレイ１は、ｐ型クラッド層１１と、ｎ型クラッド層１５と、活性層１３と、を備えている。 - 特許庁

A p-type polysilicon layer 7 is disposed on a n-type semiconductor layer 2 which is a single crystal silicon layer.例文帳に追加

単結晶シリコン層であるｎ−型半導体層２の上に、ｐ型の多結晶シリコン層７を設ける。 - 特許庁

The light-emitting part is provided between the n-type semiconductor layer and the p-type semiconductor layer and includes a first light-emitting layer.例文帳に追加

発光部は、ｎ形半導体層とｐ形半導体層との間に設けられ、第１発光層を含む。 - 特許庁

A p-InP clad layer 36 and p-cap layer 38 are laminated on the mesa and the n-current block layer 34.例文帳に追加

メサ及びｎ−電流ブロック層上に、ｐ−ＩｎＰクラッド層３６、ｐ−キャップ層３８が積層されている。 - 特許庁

An N^+-layer 2 is formed on the surface layer of an n-type silicon substrate 3, functioning as a drain region for discharging unwanted charges, and grooves 5 are formed in a forming region for a light-receiving part in the n-type silicon substrate wherein the N^+-layer is formed.例文帳に追加

不要電荷を排出するドレイン領域として機能するｎ型シリコン基板３の表層にＮ^＋層２を形成し、Ｎ^＋層が形成されたｎ型シリコン基板の受光部形成領域に溝部５を形成する。 - 特許庁

Then an n-type electrode 15 is formed on the n-type semiconductor layer 11 exposed by removing the layers and a p-type electrode 16 is formed on the p-type semiconductor layer.例文帳に追加

そして、前記p型半導体層およびi型半導体層を除去して露出したn型半導体層の上にn型電極15が設けられ、前記p型半導体層上にp型電極16が設けられている。 - 特許庁

An SiGe alloy layer 4 is provided on the epitaxial layer 2, and a silicon film 5 and an n-type diffusing layer (emitter layer) 6 are provided on the SiGe alloy layer 4.例文帳に追加

エピタキシャル層２上にはＳｉＧｅ合金層４を設け、ＳｉＧｅ合金層４上にはシリコン膜５およびｎ型拡散層（エミッタ層）６を設ける。 - 特許庁