| 例文 |
n layerの部分一致の例文一覧と使い方
該当件数 : 6825件
After the third process, the n^- epitaxial layer 2 is annealed at a temperature of 1,200°C or more and a melting point of the n^- epitaxial layer 2 or less (the fourth process).例文帳に追加
第3工程後、1200℃以上n^-エピタキシャル層2の融点以下の温度でn^-エピタキシャル層2をアニールする(第4工程)。 - 特許庁
A layer N intrinsic part 6 is data and the method realizing the function in the layer N of the object by being added to the common part 31.例文帳に追加
層N固有部6は、共通部31に付加されることによって、オブジェクトの層Nにおける機能を実現するデータやメソッドである。 - 特許庁
The element part of semiconductor device 1 comprises an n+ type semiconductor substrate 11; an n- type drift layer 12; a p- type base layer 13; and an n+ type source layer 14 or a p+ type contact layer 15 selectively formed in turn.例文帳に追加
実施形態によれば、半導体装置1の素子部は、n+型半導体基板11、n−型ドリフト層12、p−型ベース層13、及び選択的形成のn+型ソース層14またはp+型コンタクト層15を順に有する。 - 特許庁
The n+Si layer 109 is separated into the n+Si layer 109a that reaches the drain electrode 115a and the n+Si layer 109b that reaches the source electrode 115b by an isolation groove reaching the a-Si:H layer 108.例文帳に追加
n+Si層109は、a−Si:H層108まで達する分離溝によって、ドレイン電極115aに導通するn+Si層109aとソース電極115bに導通するn+Si層109bとに分離されている。 - 特許庁
To provide a light emitting device capable of suppressing a leakage current between a p-type semiconductor layer and an n-type semiconductor layer, and of sufficiently keeping p-n isolation between the p-type semiconductor layer and the n-type semiconductor layer, which improves the emission intensity.例文帳に追加
p型半導体層とn型半導体層との間のリーク電流を抑制し、p型半導体層とn型半導体層とのpn分離を十分に確保して発光強度を向上させる発光素子を提供する。 - 特許庁
The nitride semiconductor element comprises a substrate 1, and a nitride semiconductor laminate structure portion 2 formed by laminating an n^+-type GaN layer 3, an n^--type GaN layer 4, a p-type GaN layer 5, and an n^+-type GaN layer 6 in order.例文帳に追加
窒化物半導体素子は、基板1と、n^+型GaN層3、n^−型GaN層4、p型GaN層5およびn^+型GaN層6が順に積層されてなる窒化物半導体積層構造部2とを備えている。 - 特許庁
Then, an n-type GaN layer (third layer) and a p-type GaN layer (fourth layer) are further formed on the p-type GaN layer (second layer) without conducting p-type annealing to the p-type GaN layer (second layer) a p-type region.例文帳に追加
次いで、このp型GaN層(第2層)に対してp型化アニール処理をせずに、p型GaN層(第2層)の上に、さらにn型GaN層(第3層)およびp型GaN層(第4層)が形成される。 - 特許庁
The protection circuit 25 includes an n^- layer 26 laminated on a p^- layer 27, a p^+ base region 29 formed on an n^- layer, an n^+ collector region 33 etc. formed on the p+ base region, and an npn transistor 30 etc. which is formed on the n^- layer and is formed on an n+ emitter region 37 etc. overlapped with the p+ base region.例文帳に追加
保護回路25は、p^−層27上に積層されたn^−層26、n^−層に形成されたp^+ベース領域29、p^+ベース領域に形成されたn^+コレクタ領域33等、及びn^−層に形成されp^+ベース領域とオーバラップしたn^+エミッタ領域37等で形成されたnpnトランジスタ30等を含む。 - 特許庁
On the bottom face of an n-type InP substrate 10 (semiconductor substrate), an n-type first multilayer reflection layer 12, an n-type first optical resonance layer 14, an n-type second multilayer reflection layer 16, an i-type InGaAs light absorption layer 18, and an anode electrode 22 (reflection film) are formed in order from the n-type InP substrate 10 side.例文帳に追加
n型InP基板10(半導体基板)の下面に、n型InP基板10側から順番に、n型の第1の多層反射層12、n型の第1の光共振層14、n型の第2の多層反射層16、i型InGaAsの光吸収層18及びアノード電極22(反射膜)が形成されている。 - 特許庁
At the time of connecting an n-type polycrystalline silicon film(storage node electrode) 12 through an n-type polycrystalline silicon film 15 to an n-type source/drain diffusion layer 23 of an MOS transistor, a WSiN layer 14 is interposed between the n-type polycrystalline silicon film 15 and the n-type source/drain diffusion layer 23.例文帳に追加
n型多結晶シリコン膜(ストレージノード電極)12をn型多結晶シリコン膜15を介してMOSトランジスタのn型ソース/ドレイン拡散層23に接続させる際に、n型多結晶シリコン膜15とn型ソース/ドレイン拡散層23との間にWSiN層14を介在させる。 - 特許庁
The semiconductor light-emitting element includes an n-type semiconductor layer and an active layer, has a first p-type semiconductor layer between the n-type semiconductor layer and the active layer, and has a second p-type semiconductor layer at a side opposite to a side having the first p-type semiconductor layer when viewed from the active layer.例文帳に追加
n型半導体層と、活性層と、を含み、n型半導体層と活性層との間に第1のp型半導体層を備え、活性層から見て第1のp型半導体層がある側とは反対側に第2のp型半導体層を備えた半導体発光素子である。 - 特許庁
The nitride semiconductor laser device 10 is provided with a multilayer structure comprising an n-AlGaN cladding layer 14, an n-GaN optical guide layer 16, a quantum well activating layer 18, a p-GaN optical guide layer 20, a p-AlGaN cladding layer 22 and a p-GaN contact layer 24 on an n-GaN contact layer 12.例文帳に追加
本窒化物系半導体レーザ素子10は、n−GaNコンタクト層12上に、n−AlGaNクラッド層14、n−GaN光ガイド層16、量子井戸活性層18、p−GaN光ガイド層20、p−AlGaNクラッド層22、及びp−GaNコンタクト層24の積層構造を備えている。 - 特許庁
This device comprises an epitaxial layer formed on a P-type silicon substrate, a P+ diffusion layer 3 that insolates the epitaxial layer into an N- epi-layer 4 of an element formation region and an N- epi-layer 2 of an ineffective region, and an aluminum wiring 6 that electrically connects the N- epi-layer 2 of the ineffective region and the P+ diffusion layer 3.例文帳に追加
P型シリコン基板上に形成されたエピタキシャル層と、エピタキシャル層を素子形成領域のN−エピ層4と無効領域のN−エピ層2とに分離するP+拡散層3と、無効領域のN−エピ層2とP+拡散層3とを電気的に接続するアルミ配線6とを備える。 - 特許庁
In the extraction region, a P-type layer 11 is provided on an N^- drift layer 1.例文帳に追加
抜き取り領域において、N^−型ドリフト層1上にP型層11が設けられている。 - 特許庁
This buried layer 7 lowers the resistance of a region under an n+-type source layer 12.例文帳に追加
このP+型の埋め込み層7はN+型のソース層12の下の領域を低抗抗化する。 - 特許庁
As a result, an n-type extension layer 16 is formed on the front surface of the p-type pocket layer 14.例文帳に追加
この結果、P型ポケット層14の表面にN型エクステンション層16が形成される。 - 特許庁
In the p-type diffusion layer 5, an n-type diffusion layer 8 as a backgating region is formed.例文帳に追加
P型の拡散層5には、バックゲート領域としてのN型の拡散層8が形成されている。 - 特許庁
Thereafter, the current constricting layer 19 and p-type InxGa1-xP layer 18 are etched by using the SiO2 film 21 as a mask.例文帳に追加
SiO_2膜21を除去し、n-GaAsキャップ層20と溝の底面のp-In_x1Ga_1-x1As_1-y1P_y_1第二エッチング阻止層17を除去する。 - 特許庁
The n-layer 3 can be formed on the p-layer at a low temperature, resulting in preventing the interface from deteriorating.例文帳に追加
n層3を低温にてp層上に形成することができ、界面の劣化が防止される。 - 特許庁
An N+ layer 104 is formed in the center of the second face by detaching it from the P+ layer 103.例文帳に追加
また、第2の面の中心部に、P^+層103と離隔してN^+層104を形成する。 - 特許庁
An edge-emitting semiconductor laser is provided with a periodic structure layer 13 between an active layer 16 and an n-side electrode 32.例文帳に追加
活性層16とn側電極32との間に周期構造層13を設ける。 - 特許庁
In addition, an n^+-type extension diffusion layer 13 is formed within the high-concentration halogen diffusion layer 15.例文帳に追加
また、高濃度ハロ拡散層15内に、n+型エクステンション拡散層13が形成されている。 - 特許庁
The current constitution layer of the upper-part laser 60 is an n-type GaAs current constriction layer 24.例文帳に追加
上部レーザ部60の電流狭窄層は、n型GaAs電流狭窄層24である。 - 特許庁
An insulating layer covers an exposed surface of the n-type compound semiconductor layer and a side wall of the opening.例文帳に追加
絶縁層がn型化合物半導体層の露出面と開口部の側壁とを覆う。 - 特許庁
The n^- layer 6 directly contacts the p^- layer 7 and directly contacts the channel stopper region 14.例文帳に追加
n^-層6は、p^-層7と直接接触し、チャネルストッパ領域14と直接接触する。 - 特許庁
As shown in Figure, a p-layer can be formed before doping an n-layer.例文帳に追加
また、図4中で示すように、n層をドーピングする前にp層を作成することも考えられる。 - 特許庁
An n-type diffusion layer 115 is so formed as to surround a p^+-type diffusion layer 114b.例文帳に追加
P^+拡散層114bを取り囲むようにN型拡散層115が形成されている。 - 特許庁
A p-InP blocking layer 8 and an n-InP blocking layer 9 are formed contiguously thereto.例文帳に追加
これに隣接してp−InPブロッキング層8、n−InPブロッキング層9が積層されている。 - 特許庁
The p-type extension layer 11p is formed thicker than an n-type extension layer 11n.例文帳に追加
p型エクステンション層11pは、n型エクステンション層11nに比べて厚く形成されている。 - 特許庁
A low resistance p-type emitter layer 2 is formed on the rear of a high resistance n-type base layer 1.例文帳に追加
高抵抗のn型ベース層1の裏面に低抵抗のp型エミッタ層2が形成される。 - 特許庁
To form an Ni silicide layer having excellent heat resistance on an n-type silicon layer.例文帳に追加
N型シリコン層上に優れた耐熱性を持つNiシリサイド層を形成できるようにする。 - 特許庁
The N+ type embedded layer 6B has an effect to reduce the resistance of the collector layer 4 of a bipolar transistor.例文帳に追加
N+型の埋め込み層6Bはバイポーラトランジスタのコレクタ層4の抵抗を下げる効果がある。 - 特許庁
A PN junction is formed between a P+-InAsP window layer 6 and the N- InAsP window layer 4.例文帳に追加
pn接合は、p^+−InAsP窓層6とn−InAsP窓層4との間に形成される。 - 特許庁
An n+-type buffer layer 8 and a p+-type collector layer 9 satisfying the relation d2/d1>1.5 are made.例文帳に追加
d2/d1>1.5を満たすn^+ 型バッファ層8およびp^+ 型コレクタ層9を形成する。 - 特許庁
The Schottky electrode 6 formed on an n-type GaN layer 3 has a WN_x layer 4.例文帳に追加
また、良好なショットキー特性を有するゲート電極を備えた電界効果トランジスタを提供する。 - 特許庁
Each tunnel junction structure includes a p-type lower layer 20 and an n-type upper layer 21.例文帳に追加
各トンネル接合構造は、p型の下部層20とn型の上部層21とを含んでいる。 - 特許庁
As a result, an N+-type buffer layer 20 and a P+-type anode layer 21 are formed on the rear face of the wafer.例文帳に追加
その結果、ウエハの裏面にn^+バッファ層20及びP^+型のアノード層21が形成される。 - 特許庁
Then, a resist layer 15 is formed which covers the exposed N^+ layer 8 in the contact hole 13.例文帳に追加
次に、コンタクトホール13内で露出したN^+層8を被覆するレジスト層15を形成する。 - 特許庁
A specimen consisting of a p-GaN layer 1, an n-GaN layer 2 and a mask 3 is formed (Fig. 1a).例文帳に追加
p−GaN層1、n−GaN層2、マスク3からなる試料を作製する(図1a)。 - 特許庁
The work functions of the n-type polysilicon layer 4 and the p-type polysilicon layer 5 are made different from each other.例文帳に追加
N型ポリシリコン層4及びP型ポリシリコン層5の仕事関数は相互に異なっている。 - 特許庁
A p+-type embedded layer 4 is formed on the region under the n+-type second drain layer 3.例文帳に追加
また、N+型の第2ドレイン層3の下の領域にP+型埋め込み層4を形成する。 - 特許庁
A P^+-type body region 4 is formed at the surface layer section of an N-type epitaxial layer 3.例文帳に追加
N型エピタキシャル層3の表層部には、P^+型のボディ領域4が形成されている。 - 特許庁
The lower semiconductor layer is a first conductive layer formed on the n-type substrate 101.例文帳に追加
下部半導体層は、n型基板101上に形成された第1導電型の層である。 - 特許庁
An n-type silicon carbide source layer 5 is formed on the p-type silicon carbide channel layer 4.例文帳に追加
そして、n型炭化珪素ソース層5は、p型炭化珪素チャネル層4上に形成される。 - 特許庁
A channel layer (n-GaN) 12 and an electron supply layer (AlGaN) 11 are formed thereon.例文帳に追加
それらの上には、チャネル層(n−GaN)12、電子供与層(AlGaN)11が形成されている。 - 特許庁
An N-type semiconductor layer 13 is formed further on the surface of the P+-type semiconductor layer 8.例文帳に追加
P+型半導体層8の表面には、さらにN型半導体層13が形成されている。 - 特許庁
The N+ polysilicon layer 21a formed on the semiconductor substrate is covered with the silicide layer 27a.例文帳に追加
半導体基板上に形成されたN+型ポリシリコン層21aはシリサイド層27aに覆われる。 - 特許庁
An emitter electrode 11 is formed such that it contacts the p-base layer 4 and the n^+-emitter layer 10.例文帳に追加
pベース層4とn^+エミッタ層10に接するようにエミッタ電極11が形成されている。 - 特許庁
In an epitaxial layer 4, a trench 9 that reaches the N-type embedded diffusion layer 6 is formed.例文帳に追加
エピタキシャル層4には、N型の埋め込み拡散層6に達するトレンチ9が形成されている。 - 特許庁
The n-type ZnO-based semiconductor layer 2 and the Pd layer 4a constitute a Schottky-barrier structure.例文帳に追加
n型ZnO系半導体層2とPd層4aでショットキーバリア構造を構成している。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|