「n layer」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

A diode which is composed of a p-type diffusion layer 9 and an n^--type epitaxial layer 2 is formed in a region of the n-type epitaxial layer 2 immediately beneath the laser diode 11.例文帳に追加

レーザダイオード１１の直下のｎ^−型エピタキシャル層２の領域に、ｐ型拡散層９とｎ^−型エピタキシャル層２とにより構成されるダイオードを形成する。 - 特許庁

Consequently, the generation of a reactive-current path can be prevented from the n-type InP clad layer 12 to a p-type InP clad layer 2 via the n-type InP current blocking layer 10.例文帳に追加

これにより、ｎ型InPクラッド層１２からｎ型InP電流ブロック層１０を経由して、ｐ型InPクラッド層２に至る無効電流経路の発生を防ぐことができる。 - 特許庁

An N-type diffusion layer 8 of the protection element 1 and an N-type diffusion layer 19 of the MOS transistor 15 are formed in the same process, while a diffusion width W3 of the N-type diffusion layer 8 is larger than a diffusion width W4 of the N-type diffusion layer 19.例文帳に追加

そして、保護素子１を構成するＮ型の拡散層８とＭＯＳトランジスタ１５を構成するＮ型の拡散層１９を同一工程で形成するが、Ｎ型の拡散層８の拡散幅Ｗ３が、Ｎ型の拡散層１９の拡散幅Ｗ４よりも広くなる。 - 特許庁

To provide an n-type diffusion layer forming composition capable of forming an n-type diffusion layer in a specific part without forming an unwanted n-type diffusion layer, in a manufacturing process of a solar cell element using a silicon substrate, a method for manufacturing the n-type diffusion layer, and a method for manufacturing a solar cell element.例文帳に追加

シリコン基板を用いた太陽電池素子の製造工程において、不要なｎ型拡散層を形成させることなく特定の部分にｎ型拡散層を形成するｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池素子の製造方法の提供。 - 特許庁

Concretely, an n^+-type AlGaN buffer layer 404, an n^+-type AlGaN layer 406, an n-type AlGaN layer 408, and a p-type InGaN layer 410 are sequentially grown on the surface of an n-type conductive SiC substrate 402 to manufacture a pn junction diode.例文帳に追加

具体的には、ｎ型導電性ＳｉＣ基板４０２の表面上にｎ^＋型ＡｌＧａＮバッファ層４０４と、ｎ^＋型ＡｌＧａＮ層４０６と、ｎ型ＡｌＧａＮ層４０８と、ｐ型ＩｎＧａＮ層４１０とを順次成長してｐｎ接合ダイオードを作製する。 - 特許庁

In a power MISFET 20, a BOX layer (an oxide film layer) 2 is formed on the surface of a first silicon substrate 1, and an N^+ source layer 7, a P layer 6, an offset layer 5 of low impurity concentration and an N^+ drain layer 8 are provided in this order on the surface of the BOX layer 2.例文帳に追加

パワーＭＩＳＦＥＴ２０は、第１のシリコン基板１の表面上にＢＯＸ層（酸化膜層）２が形成され、このＢＯＸ層２の表面上にＮ^＋ソース層７、Ｐ層６、低不純物濃度オフセット層５、Ｎ^＋ドレイン層８が設けられている。 - 特許庁

The light emitting diode is constituted of a substrate, an n-type semiconductor layer formed on the substrate, an active layer formed on the n-type semiconductor layer, a p-type clad layer formed on the active layer, and a hydrogen occlusion layer formed on the p-type clad layer.例文帳に追加

発光ダイオードは、基板と、基板上に形成されるｎ型半導体層と、ｎ型半導体層上に形成される活性層と、活性層上に形成されるｐ型クラッド層と、ｐ型クラッド層上に形成される水素吸蔵層とから構成される。 - 特許庁

An optical waveguide core 102 is constructed by laminating: a p-type semiconductor layer 121; an n-type semiconductor layer 122; an insulating layer 123; a modulation layer 124 composed of a p-type semiconductor; an insulating layer 125; a p-type semiconductor layer 126; and an n-type semiconductor layer 127.例文帳に追加

光導波路コア１０２は、ｐ型半導体層１２１、ｎ型半導体層１２２、絶縁層１２３、ｐ型半導体からなる変調層１２４、絶縁層１２５、ｐ型半導体層１２６、ｎ型半導体層１２７が積層されて構成されている。 - 特許庁

A buffer layer 22, an n-type clad layer 23, an MQW layer 24, a p-type clad layer 25, an intermediate layer 26, and a part of a p-type contact layer 27 are grown on a substrate 21 using an MBE method.例文帳に追加

基板２１上にバッファ層２２,ｎ型クラッド層２３,ＭＱＷ層２４,ｐ型クラッド層２５,中間層２６,ｐ型コンタクト層２７の一部をＭＢＥ法で成長する。 - 特許庁

An Ti layer, an Al layer, a Mo layer, a Pt layer, and an Au layer are sequentially laminated on the surface of an n-type GaN contact layer (102) to form an electrode structure (112).例文帳に追加

ｎ型ＧａＮコンタクト層（１０２）に対して、コンタクト層表面からＴｉ層、Ａｌ層、Ｍｏ層、Ｐｔ層、Ａｕ層を順次積層して電極構造（１１２）を作製する。 - 特許庁

The n-type-layer-side cladding layer 103 is a superlattice layer having a periodic structure of In_yGa_1-yN (0<y<1) layer 131, Al_xGa_1-xN (0<x<1) layer 132 and a GaN layer 133.例文帳に追加

ｎ層側クラッド層１０３は、Ｉｎ_y Ｇａ_1-y Ｎ（０＜ｙ＜１）層１３１、Ａｌ_x Ｇａ_1-x Ｎ（０＜ｘ＜１）層１３２、及び、ＧａＮ層１３３の周期構造から成る超格子層である。 - 特許庁

The LED (10) including a p-type material layer having an associated p-contact, an n-type material layer having an associated n-contact, and an active region (18) between the p-type layer and the n-type is equipped with a confinement structure (20) formed in either one of the p-type material layer and the n-type material layer.例文帳に追加

関連したｐコンタクトを有するｐ型材料層（１０）と、関連したｎコンタクトを有するｎ型材料層と、ｐ型層とｎ型層との間の活性領域（１８）とを有するＬＥＤ（１０）は、ｐ型材料層またはｎ型材料層のいずれかの中に形成された閉じ込め構造（２０）を備える。 - 特許庁

In the nitride semiconductor element comprising an active layer between an n type nitride semiconductor and a p type nitride semiconductor, the n type nitride semiconductor has an n type multilayer film layer obtained by laminating an n type contact layer made of an AlgGa1-gN (0≤g≤0.2), a GaN layer and an InpGa1-pN (0<p<1) layer.例文帳に追加

ｎ型窒化物半導体とｐ型窒化物半導体との間に、活性層を有する窒化物半導体素子において、ｎ型窒化物半導体は、ＡｌｇＧａ１−ｇＮ（０≦ｇ≦０．２）からなるｎ型コンタクト層と、ＧａＮ層とＩｎ_pＧａ_1-pＮ（０＜ｐ＜１）層とが積層されてなるｎ型多層膜層とを含む。 - 特許庁

The CMOSN-type substrate diode for temperature sensor (50) is provided with an n-type substrate (51), a p-type well layer (52) formed in the n-type substrate, an n-type high concentration layer (53) formed in the p-type layer and a p^+-diffusion layer (57) formed near a surface of the n-type high concentration layer.例文帳に追加

温度センサ用ＣＭＯＳＮ型基板ダイオード（５０）は、Ｎ型基板（５１）と、このＮ型基板内に形成されたＰｗｅｌｌ層（５２）と、このＰｗｅｌｌ層内に形成されたＮ型高濃度層（５３）と、このＮ型高濃度層の表面近傍に形成されたｐ^＋拡散層（５７）とを有する。 - 特許庁

In an epitaxial wafer for HTV, a collector contact layer 8 of n+-GaAs, a collector layer 7 of n-GaAs, a base layer 6 of p+-GaAs, an emitter layer 5 of n-InGaP, and a non-alloy layer 4 of n+-InGaAs are grown by MOVPE method on a semi-insulating GaAs substrate.例文帳に追加

このＨＴＢ用エピタキシャルウェハは、半絶縁性ＧａＡｓ基板上に、ｎ^+-ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７、ｐ^+-ＧａＡｓからなるベース層６、ｎ−ＩｎＧａＰからなるエミッタ層５、およびｎ^+-ＩｎＧａＡｓからなるノンアロイ層４をＭＯＶＰＥ法により成長させたものである。 - 特許庁

In the power semiconductor device as an IEGT, a p-type collector layer 13, an n-type buffer layer 14 and a n-type base layer 15 are formed on a collector electrode in this order, and a main cell 21 and a dummy cell 22 are alternately provided on an upper surface of the n-type base layer 15 along a direction parallel to the n-type base layer 15.例文帳に追加

ＩＥＧＴである電力用半導体装置において、コレクタ電極上にｐ型コレクタ層１３、ｎ型バッファー層１４、ｎ型ベース層１５をこの順に設け、ｎ型ベース層１５上に、ｎ型ベース層１５の上面に平行な方向に沿ってメインセル２１及びダミーセル２２を交互に設ける。 - 特許庁

The cathode-side electrode 14 is a laminated body having a first layer 22a facing the intermediate layer 18 to an n-th layer 22n as an uppermost layer.例文帳に追加

このカソード側電極１４は、中間層１８に臨む第１層２２ａから、最上層である第ｎ層２２ｎを有する積層体である。 - 特許庁

An emitter layer 51, an emitter intermediate layer 52, an emitter intermediate layer 53, and an emitter/contact layer 54 each has an n-type impurity density that increases sequentially in this order.例文帳に追加

エミッタ層５１、エミッタ中間層５２、エミッタ中間層５３、エミッタ・コンタクト層５４の順にｎ型不純物濃度が高くなる構成とする。 - 特許庁

Next, a layer insulating film 12 is formed which includes contact holes 13, 14 exposing the N^+ layer 8, the source layer 10 and the drain layer 11.例文帳に追加

次に、Ｎ^＋層８，ソース層１０及びドレイン層１１を露出させるコンタクトホール１３，１４を有する層間絶縁膜１２を形成する。 - 特許庁

A buffer layer 2, an n-type clad layer 3, a multiple well structure active layer 4, and a p-type clad layer 5 are provided on a silicon wafer 1 of low resistance.例文帳に追加

低抵抗のシリコン基板１の上にバッファ層２、ｎ型クラッド層３、多重井戸構造活性層４、ｐ型クラッド層５を設ける。 - 特許庁

The nitride semiconductor laser device includes an n-type InAlGaN light absorbing layer formed on a GaN substrate, an n-type AlGaN cladding layer formed on the n-type InAlGaN light absorbing layer, an InGaN active layer formed on the n-type AlGaN cladding layer, and a p-type AlGaN layer formed on the InGaN active layer and having a smaller refractive index than the n-type AlGaN cladding layer.例文帳に追加

窒化物半導体レーザ装置は、ＧａＮ基板の上に形成されたｎ型ＩｎＡｌＧａＮ光吸収層と、ｎ型ＩｎＡｌＧａＮ光吸収層の上に形成されたｎ型ＡｌＧａＮクラッド層と、ｎ型ＡｌＧａＮクラッド層の上に形成されたＩｎＧａＮ活性層と、ＩｎＧａＮ活性層の上に形成され、ｎ型ＡｌＧａＮクラッド層の屈折率よりも小さい屈折率を有するｐ型ＡｌＧａＮ層とを備える。 - 特許庁

The semiconductor device has, on a P type semiconductor substrate 1, a P+ type collector layer 8 electrically connected to a collector electrode 15 of an IGBT, a P+ type buried layer 4 connected with the P+ type collector layer 8, an N type buried layer 2 below the P+ type buried layer 4, and an N+ type buried layer 3 between the P+ type buried layer 4 and the N type buried layer 2.例文帳に追加

Ｐ型半導体基板１に、ＩＧＢＴのコレクタ電極１５と電気的に接続するＰ＋型コレクタ層８と、当該Ｐ＋型コレクタ層８と連続するＰ＋型埋め込み層４と、該Ｐ＋型埋め込み層４の下層のＮ型埋め込み層２と、該Ｐ＋型埋め込み層４と該Ｎ型埋め込み層２の間のＮ＋型埋め込み層３とを形成する。 - 特許庁

The n^+-embedded layer 20 is in contact with the bottom face of the n-type dopant region 121 and is formed deeper than the n-type dopant region 121.例文帳に追加

ｎ^+埋め込み層２０は、ｎ型不純物領域１２１の底面に接して、ｎ型不純物領域１２１よりも深く形成されている。 - 特許庁

An n-type main semiconductor layer 31 is provided with an n-type low-density semiconductor layer 34a and an n-type ultra-low-density semiconductor layer 34b having a lower impurity density than it in a region between a p-channel layer 32 and a field stop layer 35 repeatedly and alternately in a direction parallel to a first principal surface of the n-type semiconductor layer 31.例文帳に追加

ｎ型主半導体層３１において、ｐチャネル層３２とフィールドストップ層３５の間の領域に、ｎ型低濃度半導体層３４ａおよびそれよりも不純物濃度の低いｎ型極低濃度半導体層３４ｂが、ｎ型主半導体層３１の第一主面に平行な方向に交互に繰り返し設けられる。 - 特許庁

The semiconductor light emitting element comprises a n-type GaN semiconductor layer, an active layer formed on the gallium surface of the n-type GaN semiconductor layer, a p-type semiconductor layer formed on the active layer, and a n-type electrode containing a lanthanum (La)-nickel (Ni) alloy, formed on the nitrogen surface of the n-type GaN semiconductor layer.例文帳に追加

本発明による半導体発光素子は、ｎ型ＧａＮ半導体層、ｎ型ＧａＮ半導体層のガリウム表面に形成された活性層、活性層上に形成されたｐ型半導体層と共に、ｎ型ＧａＮ半導体層の窒素表面に形成されたランタン（Ｌａ）−ニッケル（Ｎｉ）合金を含むｎ型電極を含む。 - 特許庁

An N- type first high resistance drift layer 22 is arranged on one face of a silicon substrate 21 as an N+ type drain area, and an N- type second high resistance drift layer 23 is arranged on the first high resistance drift layer 22.例文帳に追加

Ｎ＋型ドレイン領域としてのシリコン基板２１の一主面上にＮ型第１高抵抗ドリフト層２２が配置され、第１高抵抗ドリフト層２２上にＮ−型第２高抵抗ドリフト層２３が配置されている。 - 特許庁

The light emitting device is provided with a substrate 21, a junction structure comprising an n-type semiconductor layer 22 and a p-type semiconductor layer 23 which are formed on a front surface of the substrate 21, and an n electrode 24 formed on the n-type semiconductor layer 22.例文帳に追加

基板２１と、基板２１の上表面に形成されるｎ型半導体層２２とＰ型半導体層２３の接合体構造と、ｎ型半導体層２２に形成されるｎ電極２４とを備える。 - 特許庁

A plurality of first metal layers 34 are formed on the surface of the second N-type semiconductor layer 32 opposite to its other surface that is brought into contact with the first N-type semiconductor layer 30, coming into contact with the N-type semiconductor layer 32 at certain intervals.例文帳に追加

第２の半導体層32における第１の半導体層30と反対側の表面で、第２の半導体層32と接触するように、間隔をあけて複数の第１金属層34が形成されている。 - 特許庁

Thus, the carrier density of n+-type GaN layer 103, which forms a negative electrode is 6×1018/cm3 while the flat n-type GaN layer 103L of carrier density about 5×1017/cm3 is provided directly below the n-clad layer 104.例文帳に追加

これにより負電極を形成するｎ^+型GaN層１０３のキャリア密度を6×10^18/cm^3にした上で、ｎクラッド層１０４直下はキャリア密度5×10^17/cm^3程度の平坦なｎ型GaN層１０３Ｌとすることができる。 - 特許庁

Subsequently, etching is performed from the p-contact layer 9 to the n-contact layer 5 on the inner surface of the cut trench 50 to form an n-side electrode forming region 51 where the n- contact layer 5 is exposed.例文帳に追加

このようにして割り溝５０を形成した後、割り溝５０の内面のｐ−コンタクト層９からｎ−コンタクト層５までをエッチングし、ｎ−コンタクト層５が露出してなるｎ側電極形成領域５１を形成する。 - 特許庁

On a P-type single crystal silicon substrate 50, an N-type epitaxial silicon layer 51A and an N-type epitaxial silicon layer 51B are laminated, and P-type well area 52C is formed in the N-type epitaxial silicon layer 51B.例文帳に追加

Ｐ型の単結晶シリコン基板上５０に、Ｎ型エピタキシャル・シリコン層５１ＡとＮ型エピタキシャル・シリコン層５１Ｂとを積層し、Ｎ型エピタキシャル・シリコン層５１Ｂの中にＰ型ウエル領域５２Ｃを設ける。 - 特許庁

According to an embodiment, a semiconductor light-emitting device comprises a semiconductor layer, a p-side electrode, an n-side electrode, an insulating film, a p-side contact, an n-side contact, a p-side wiring layer, and an n-side wiring layer.例文帳に追加

実施形態によれば、半導体発光装置は、半導体層と、ｐ側電極と、ｎ側電極と、絶縁膜と、ｐ側コンタクト部と、ｎ側コンタクト部と、ｐ側配線層と、ｎ側配線層とを備えている。 - 特許庁

Then, a mask is formed again on the surface except a part where a bonding N-electrode NT is formed, and the current diffusion layer D and the P-type gallium nitride layer P are etched again until the N-type gallium nitride layer N is exposed.例文帳に追加

次いで、ボンディング用のｎ電極ＮＴを形成する部分を除いて再度マスクを形成し、再度ｎ型窒化ガリウム層Ｎが露出するまで電流拡散層Ｄ、及びｐ型窒化ガリウム層Ｐをエッチングする。 - 特許庁

On the main surface 103 of a p^+ semiconductor layer 12 on a side opposite to an n^- type semiconductor layer 80, a plurality of n^+ impurity areas 11 are selectively formed without connected with the n^- type semiconductor layer 80.例文帳に追加

ｎ型半導体層８０とは反対側のｐ^+半導体層１２の主面１０３上には、ｎ型半導体層８０とは接続されずに、複数のｎ^+不純物領域１１が選択的に形成されている。 - 特許庁

To provide a composition for forming an n-type diffusion layer which can form an n-type diffusion layer while suppressing occurrence of striation, and to provide a method for manufacturing an n-type diffusion layer and a method for manufacturing a solar cell.例文帳に追加

ストリエーションの発生を抑制しながら、ｎ型拡散層を形成することが可能なｎ型拡散層形成組成物、ｎ型拡散層の製造方法、及び太陽電池セルの製造方法を提供する。 - 特許庁

On the other hand, band gap wavelength of the n-type InGaAs layer 12b is smaller than the wavelength λ of the incident light, and the n-type InGaAs layer 12b absorbs the incident light.例文帳に追加

一方、ｎ型ＩｎＧａＡｓ層１２ｂは、バンドギャップ波長が入射光の波長λより小さく、入射光を吸収する。 - 特許庁

An n-type stopper layer 6 of high concentration is formed deeply in a chip end portion, sandwiching an n-type low concentration substrate 1 from the p-type RESURF layer 5.例文帳に追加

ｐ型リサーフ層５からｎ型の低濃度基板１を挟み、チップ端部には高濃度のｎ型ストッパー層６が深く形成されている。 - 特許庁

On the other-side main surface side, an n-type ultrahigh-concentration impurity layer 12 and an n-type high-concentration impurity layer 11 are formed as a cathode.例文帳に追加

他方の主表面の側には、カソードとして、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１が形成されている。 - 特許庁

A contact to the n-type diffusion region is formed in the insulation layer.例文帳に追加

絶縁層に、ｎ型拡散領域に到達するコンタクトを形成する。 - 特許庁

The refractive index n of the resin layer 9 is preferably ≥1.35.例文帳に追加

また、樹脂層９の屈折率ｎは、１．３５以上であるのが好ましい。 - 特許庁

An n-layer structure where the hollow tube is removed is a first member 11.例文帳に追加

中空管を取り除いたｎ層構造を第１部材１１とする。 - 特許庁

Then, a silicon nitride film 53 is formed on the n^+ dope layer 52.例文帳に追加

次に、当該ｎ^＋型ドープ層５２にシリコン窒化膜５３を形成する。 - 特許庁

A transistor 10 is provided, in the surface layer of a p-type nitride semiconductor layer 6, with an n-type source region 18 and an n-type drain region 12.例文帳に追加

トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。 - 特許庁

An n-side contact layer 15 is grown from the crystal part 12A.例文帳に追加

そののち、結晶部１２Ａからｎ側コンタクト層１５を成長させる。 - 特許庁

A pair of P+ type gate layers 2a and 2b is formed on the surface of the N type epitaxial layer 6 so as to surround the N+ type source layer 3.例文帳に追加

前記Ｎ型エピタキシャル層６の表面に前記Ｎ＋型ソース層３を取り囲んで１対のＰ＋型ゲート層２ａ、２ｂを形成する。 - 特許庁