「n layer」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

According to one embodiment, an insulated gate type bipolar transistor of reverse conducting type comprises: a second base layer of type N; a buffer layer of type N; a first collector layer of type N; a second collector layer of type P; a third collector layer of type P; and a collector electrode.例文帳に追加

一つの実施形態によれば、逆通電型の絶縁ゲート型バイポーラトランジスタは、Ｎ型の第二のベース層と、Ｎ型のバッファ層、Ｎ型の第一のコレクタ層、Ｐ型の第二のコレクタ層、Ｐ型の第三のコレクタ層、及びコレクタ電極が設けられる。 - 特許庁

A p+ area 2 is formed on the surface layer of one main side of an n- semiconductor substrate 100, and an n+ area 3 is formed on the surface layer of the other main side of the n- semiconductor substrate 100.例文帳に追加

ｎ^- 半導体基板１００の一方の主面の表面層にｐ^+ 領域２を形成し、他方の主面の表面層にｎ^+ 領域３を形成する。 - 特許庁

An n-type silicon layer 12 is formed on an n^+ type silicon wafer 11w, and a trench 13 extending unidirectionally from the upper face side of the n-type silicon layer 12 is formed.例文帳に追加

ｎ^＋型のシリコンウェーハ１１ｗ上にｎ型シリコン層１２を形成し、ｎ型シリコン層１２の上面側から一方向に延びるトレンチ１３を形成する。 - 特許庁

An n-type InP semiconductor board 201 is overlaid with a lightly doped n-type InGaAs light absorption layer 202 and a lightly doped n-type InP aperture layer 203 in this order.例文帳に追加

ｎ型ＩｎＰ半導体基板２０１上に低濃度ｎ型ＩｎＧａＡｓ光吸収層２０２及び低濃度ｎ型ＩｎＰ窓層２０３が順次積層されている。 - 特許庁

A P type epitaxial layer is provided on an N+ substrate, and a buried N region is formed by ion implantation on a boundary between the N+ substrate and the P type epitaxial layer.例文帳に追加

Ｎ＋基板上に、Ｐ型エピタキシャル層を設け、当該Ｎ＋基板とＰ型エピタキシャル層との境界に埋込Ｎ領域をイオン注入によって形成する。 - 特許庁

The second source/drain region includes a third n-type impurity layer having an impurity concentration lower and a depth shallower than those of the first n-type impurity layer, and a fourth n-type impurity layer having an impurity concentration higher and a depth deeper than those of the third n-type impurity layer.例文帳に追加

さらに、第２のソース・ドレイン領域が、第１のｎ型不純物層よりも不純物濃度が低く深さの浅い第３のｎ型不純物層と、第３のｎ型不純物層よりも不純物濃度が高く深さの深い第４のｎ型不純物層を備える。 - 特許庁

The method for manufacturing a semiconductor silicon carbide substrate with the buried insulating layer having an n-type impurity layer includes implanting group V ions such as nitrogen ions into a semiconductor silicon carbide substrate with the buried insulating layer to form the n-type impurity layer, and then performing a heat treatment.例文帳に追加

絶縁層埋め込み型半導体炭化珪素基板に、窒素イオン等の５属イオンを注入しn型不純物層を形成させ、次いで熱処理することからなるn型不純物層を有する絶縁層埋め込み型半導体炭化珪素基板の製造方法。 - 特許庁

An n- doped GaN diode is provided on the n+ doped GaN diode patterned in a plurality of slender fingers, a metal layer is provided on the n- doped GaN layer to form Schottky junction between the n- GaN layer and the metal layer.例文帳に追加

１μｍを超える厚さを有するｎ−型ドープしたＧａＮダイオードを、複数の細長形の指にパターン化した前記ｎ＋型ドープＧａＮダイオード上に配設し、金属層をｎ−型ドープＧａＮ層上に配設し、それとの間にショットキー接合を形成する。 - 特許庁

An n-type lightly doped drift layer 11 is provided so as to cover an n-type heavily doped drain layer 41 from an internal section side of a p-type silicon substrate 100, and an n-type lightly doped drift layer 12 is provided so as to cover an n-type heavily doped source layer 42 likewise.例文帳に追加

Ｎ型高濃度ドレイン層４１にＰ型シリコン基板１００の内部側から被さるようにＮ型低濃度ドリフト層１１が設けられており、同様にＮ型高濃度ソース層４２に対してＮ型低濃度ドリフト層１２が設けられている。 - 特許庁

According to an embodiment, there is provided a semiconductor light-emitting device comprising an n-type semiconductor layer, a p-type semiconductor layer, a light-emitting layer, a p-side electrode, an n-side electrode, and a high resistance layer.例文帳に追加

実施形態によれば、ｎ型半導体層と、ｐ型半導体層と、発光層と、ｐ側電極と、ｎ側電極と、高抵抗層と、を備えた半導体発光素子が提供される。 - 特許庁

The laminate S comprises a nitride semiconductor, and has, for example, a lamination structure in which a light emitting layer 3 is sandwiched between an n type layer 2 and a p type layer 4, with the n type layer positioned on the substrate side.例文帳に追加

積層体Ｓは、窒化物半導体からなり、例えば、ｎ型層２とｐ型層４とが発光層３を挟んでいる積層構造を有し、ｎ型層は基板側に位置している。 - 特許庁

Then an n-type absorption reducing layer 4 is provided on an under surface of the n-type clad layer 5, and a p-type absorption reducing layer 12 is provided on an upper surface of the p-type second clad layer 11.例文帳に追加

そして、ｎ型クラッド層５の下面にｎ型吸収低減層４が備えられるとともに、ｐ型第２クラッド層１１の上面にｐ型吸収低減層１２が備えられる。 - 特許庁

The first buried layer 12 is formed by an N+ type first impurity layer 12A and an N type second impurity layer 12B dispersed in a region larger than that of the first impurity layer.例文帳に追加

第１の埋め込み層１２はＮ＋型の第１の不純物層１２Ａと、それより広い範囲に拡散されたＮ型の第２の不純物層１２Ｂとによって形成される。 - 特許庁

Thus, it is not necessary to form the P+ type contact layer 17 on a surface of the P type base layer 13 in parallel to the N+ type source layer 18, and the N+ type source layer 18 can be narrowed.例文帳に追加

これによりＰ型ベース層１３の表面にＮ＋型ソース層１８と並列にＰ＋型コンタクト層１７を形成する必要がなくなりＮ＋型ソース層１８の幅を狭くできる。 - 特許庁

Each of the N^+-type layer 11, the N^--type layer 12, and the P^+-type layer 13 is formed from small grain size polycrystalline silicon whose each crystal grain does not penetrate each layer through its thickness.例文帳に追加

そして、Ｎ^＋型層１１、Ｎ^−型層１２及びＰ^＋型層１３の各層を、各結晶粒が各層を層厚方向に貫通していない小粒径多結晶シリコンにより形成する。 - 特許庁

The n-type absorption reducing layer 4 has a larger Al composition ratio than the n-type clad layer 5, and the p-type absorption reducing layer 12 has a larger Al composition ratio than the p-type second clad layer 11.例文帳に追加

ｎ型吸収低減層４はｎ型クラッド層５よりもＡｌ組成比が大きく、ｐ型吸収低減層１２はｐ型第２クラッド層１１よりもＡｌ組成比が大きい。 - 特許庁

There are laminated on a p-type substrate 1 a p-type semiconductor layer 24, an n-type semiconductor layer 23, a p-type semiconductor layer 22, and an n-type semiconductor layer 21 to form a PNPN structure.例文帳に追加

ｐ型基板１上に、ｐ型半導体層２４，ｎ型半導体層２３，ｐ型半導体層２２，ｎ型半導体層２１が積層され、ＰＮＰＮ構造を形成している。 - 特許庁

To provide a semiconductor element including an n-type clad layer having characteristics required for an n-type clad layer or a p-type clad layer having characteristics required for a p-type clad layer.例文帳に追加

ｎ型クラッド層に要求される特性を有するｎ型クラッド層またはｐ型クラッド層に要求される特性を有するｐ型クラッド層を備えた半導体素子を提供する。 - 特許庁

An N type GaN layer 2 and a P type GaN layer 3 are laminated, and these N type GaN layer 2 and P type GaN layer 3 are processed to have a trapezoidal shape thus forming a mesa 4.例文帳に追加

Ｎ型ＧａＮ層２、Ｐ型ＧａＮ層３が積層され、これらＮ型ＧａＮ層２およびＰ型ＧａＮ層３が台状に加工されてメサ部４が形成されている。 - 特許庁

A p-type well layer 14 is formed partially on the upper surface of an n^--type embedded layer 11 in an n^--layer 12 on a part enclosed by a p-type separation layer 13.例文帳に追加

ｐ型ウェル層１４は、ｐ型分離層１３によって取り囲まれた部分のｎ^-層１２内において、ｎ型埋め込み層１１の上面上に部分的に形成されている。 - 特許庁

In the p-type base layer 3, an n-type emitter layer 4 is formed and in a region on the surface of the n-type base layer 1, which is different from the p-type base layer 3, a trench groove 8 is formed.例文帳に追加

そして、ｐ型ベース層３内にはｎ型エミッタ層４が形成され、また、ｎ型ベース層１の表面でｐ型ベース層３と異なる領域にはトレンチ溝８が形成されている。 - 特許庁

A solar battery 10 is constituted by laminating an upper cell 12 stacking an n+-layer, a p-layer, and a p+-layer upon a lower cell 14 in which n+-layers and p+-layers are arranged in the lower section of a p-layer along the rear surface of the cell 14.例文帳に追加

ｎ^+層、ｐ層、ｐ^+層で構成された上部セル１２とｐ層の下部に裏面に沿ってｎ^+層とｐ^+層を並べた下部セル１４とを積層し太陽電池１０とする。 - 特許庁

When a reverse bias voltage is applied, a depletion layer 22 is formed on the n-type clad layer below the n-type contact layer, the depletion layer is expanded as the increase in the reverse bias voltage, and a leakage current is suppressed.例文帳に追加

逆バイアス印加時、ｎ型コンタクト層の下方でｎ型クラッド層に空乏層２２が形成され、逆バイアスの増大と共に空乏層が拡大され、漏洩電流が抑制される。 - 特許庁

On an n-type GaAs substrate 12, an n-type AlGaAs lower clad layer 14, an active layer 16, a p-type AlGaAs upper clad layer 18, and a p-type GaAs cap layer 20 are successively grown.例文帳に追加

ｎ−ＧａＡｓ基板１２上に、ｎ−ＡｌＧａＡｓ下部クラッド層１４、活性層１６、ｐ−ＡｌＧａＡｓ上部クラッド層１８、及びｐ−ＧａＡｓキャップ層２０を成長させる。 - 特許庁

Insulating layers 12-n (n is a natural number) are laminated, and grooves 16-n surrounding conductor layer formation areas 22-n and a plurality of communicating parts 18-n communicating the grooves 16-n and outer peripheries of the insulating layers 12-n are then formed on the insulating layers 12-n using photo-lithography.例文帳に追加

絶縁層１２−ｎ（ｎは自然数）を積層した後に、導体層形成領域２２−ｎを取り囲む溝部１６−ｎと、溝部１６−ｎと絶縁層１２−ｎの外周とを連通する複数の連通部１８−ｎと、をフォトリソグラフィ工法を用いて絶縁層１２−ｎに形成する。 - 特許庁

The light receiving element is made by forming an n-InP buffer layer 102, an n-InGaAs optical absorption layer 103, and an n-InP window layer 104 in sequence on an InP substrate 101.例文帳に追加

本発明に係る受光素子は、ＩｎＰ基板１０１上に、ｎ−ＩｎＰバッファ層１０２、ｎ−ＩｎＧａＡｓ光吸収層１０３、ｎ−ＩｎＰ窓層１０４が順次形成されている。 - 特許庁

The n-type diffusion layer and the solar cell having the n-type diffusion layer are manufactured by applying the composition for forming the n-type diffusion layer onto a semiconductor substrate and subjecting the applied substrate to heat diffusion treatment.例文帳に追加

このｎ型拡散層形成組成物を半導体基板上に塗布し熱拡散処理を施すことで、ｎ型拡散層、及びｎ型拡散層を有する太陽電池セルが製造される。 - 特許庁

P-type collector layers 7 extending from the surface of N-type layers 5b to the inside thereof are formed in each of the N-type layers 5b composed of the N-type epitaxial layer 5 surrounded by the P-type drain isolation layer 6 and a P-type element isolation layer 3.例文帳に追加

Ｐ型ドレイン分離層６とＰ型素子分離層３に囲まれたＮ型エピタキシャル層５からなるＮ型層５ｂにその表面から内部に延在するＰ型コレクタ層７を形成する。 - 特許庁

In the region near the surface of the substrate of a photodiode, a high-concentration N-layer 32 of its light receiving portion is so formed by an ion implantation as to form a low-concentration N-type epitaxial layer 25 in a further deeper region than the N-layer 32 by an epitaxial growth.例文帳に追加

基板表面に近い領域にイオン注入で高濃度の受光部Ｎ層３２を形成し、さらに深い領域にエピタキシャル成長で低濃度Ｎ型エピタキシャル層２５を形成する。 - 特許庁

The first source/drain region includes a first n-type impurity layer and a second n-type impurity layer having an impurity concentration higher and a depth shallower than those of the first n-type impurity layer.例文帳に追加

そして、第１のソース・ドレイン領域が、第１のｎ型不純物層と、第１のｎ型不純物層よりも不純物濃度が高く深さの浅い第２のｎ型不純物層を備えている。 - 特許庁

An N-type semiconductor layer 1 constituted of an N-type silicon layer is formed on a semiconductor retaining substrate 10 constituted of an N-type silicon substrate or a P-type silicon substrate via an insulating layer 11.例文帳に追加

ｎ形シリコン基板若しくはｐ形シリコン基板よりなる半導体支持基板１０上に絶縁層１１を介してｎ形シリコン層よりなるｎ形半導体層１が形成されている。 - 特許庁

A P+ type diffusion layer 105 and an N+ type diffusion layer 107 as a source diffusion layer are formed in the P type diffusion layer 104.例文帳に追加

Ｐ型拡散層１０４内には、Ｐ＋拡散層１０５、およびソース拡散層としてのＮ＋拡散層１０７が形成されている。 - 特許庁

A light emitting element 100 is constituted by bonding the support substrate 16 to a semiconductor layer composed of an (n) layer, an MQW layer and a (p) layer.例文帳に追加

発光素子１００は、ｎ層、ＭＱＷ層、ｐ層からなる半導体層１１に、支持基板１６が接合された構成である。 - 特許庁

An n-type source region 4 is formed to be a multilayer structure having a first layer 4a as an upper layer and a second layer 4b as a lower layer.例文帳に追加

ｎ型ソース領域４を上層部となる第１層４ａおよび下層部となる第２層４ｂを備えた多層構造にする。 - 特許庁

The mesa structure part includes a p-type clad layer, an active layer, and an n-type clad layer which are laminated on the p-type semiconductor layer.例文帳に追加

また、メサ構造部は、ｐ型半導体基板の上に積層されたｐ型クラッド層、活性層、及びｎ型クラッド層を含んでいる。 - 特許庁

The drift layer 2, first gate layer 3, source layer 4, channel layer 7, and second gate layer 8 are formed in an epitaxial layer, and at the same time an n^+ source layer 5 by ion implantation is formed at the surface layer section of the epitaxial layer 4 as a source layer.例文帳に追加

ドリフト層２と第１のゲート層３とソース層４とチャネル層７と第２のゲート層８はエピタキシャル層で形成されるとともに、ソース層とするためのエピタキシャル層４の表層部にはイオン注入によるｎ^+ソース層５が形成されている。 - 特許庁

Besides, the N+ type embedded layer 6A is integrated with the N-type well area 2B and deep N-type well areas (2B and 6A) are formed.例文帳に追加

また、Ｎ＋型の埋め込み層６Ａは、Ｎ型ウエル領域２Ｂと一体化され深いＮ型ウエル領域（２Ｂ、６Ａ）が形成される。 - 特許庁

Thus, the N-type well 25 will always be at the same potential as the N-type diffusion layer 26, without having to connect metal wiring 45 to the N-type well 25.例文帳に追加

このため、Ｎウエル２５に金属配線４５を接続しなくても、Ｎウエル２５はＮ拡散層２６と常に同電位となる。 - 特許庁

An N diffusion area 7, a P diffusion area 6 and an N diffusion area 8 are formed on the surface of the N- epitaxial layer 2.例文帳に追加

Ｎ−エピタキシャル層２の表面にはＮ拡散領域７、Ｐ拡散領域６およびＮ拡散領域８が形成されている。 - 特許庁

A p-anode layer 3 is formed in the surface layer of the epitaxial growth layer 20, and an n^+-layer 4 is formed by introducing As of 1×10^18 cm^-3 or higher in a surface concentration in the surface layer of the n-cathode layer 1.例文帳に追加

このエピタキシャル成長層２０の表面層にｐアノード層３を形成し、ｎカソード層１の表面層に１×１０^１８ｃｍ^−３以上の表面濃度のＡｓを導入してｎ^＋ 層４を形成する。 - 特許庁

Firstly, at least a first epitaxial layer being a p^+ collector layer 1, a second epitaxial layer being a n^+ buffer layer 2, and a third epitaxial layer being an n^- drift layer 3 are laminated as a reverse-side element structure on a surface of a silicon substrate 30.例文帳に追加

まず、シリコン基板３０の表面に、裏面素子構造として、少なくともｐ^+コレクタ層１となる第１エピタキシャル層、ｎ^+バッファ層２となる第２エピタキシャル層、およびｎ^-ドリフト層３となる第３エピタキシャル層を積層する。 - 特許庁

A group III nitride semiconductor light-emitting element has a structure in which an n-type contact layer 11, an ESD layer 12, an n-type cladding layer 13, a light-emitting layer 14, a p-type cladding layer 15, and a p-type contact layer 16 are stacked on a sapphire substrate 10.例文帳に追加

III 族窒化物半導体発光素子は、サファイア基板１０上に、ｎ型コンタクト層１１、ＥＳＤ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、ｐ型コンタクト層１６が積層された構造である。 - 特許庁

On the n-type GaN layer 12 and the p-type GaN layer 13; an n-type GaN layer 14, an active layer 15, a p-type AlGaN layer 16, and a p-type GaN layer 17 are made to grow to form a light-emitting diode structure.例文帳に追加

ｎ型ＧａＮ層１２およびｐ型ＧａＮ層１３上に、ｎ型ＧａＮ層１４、活性層１５、ｐ型ＡｌＧａＮ層１６およびｐ型ＧａＮ層１７を成長させて発光ダイオード構造を形成する。 - 特許庁

An n-type contact layer 11, an n-type clad layer 12, an active layer 13, and a p-type first clad layer 14A are formed on a substrate 10, and then an etch stopper layer 19 is formed on the p-type first clad layer 14A.例文帳に追加

基板１０の上にｎ型コンタクト層１１、ｎ型クラッド層１２、活性層１３およびｐ型第１クラッド層１４Ａを形成したのち、このｐ型第１クラッド層１４Ａ上にエッチングストップ層１９を形成する。 - 特許庁

A GaN buffer layer 2, an undoped GaN layer 3, an n-type GaN drain layer 4, and a p-type GaN channel layer 5 are laminated on a sapphire substrate 1, and an n-type GaN source layer 6 is formed on the p-type GaN channel layer 5.例文帳に追加

サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ型ＧａＮドレイン層４、ｐ型ＧａＮチャネル層５が積層されており、ｐ型ＧａＮチャネル層５の上には、ｎ型ＧａＮソース層６が形成されている。 - 特許庁