「p- type」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Additionally, the epitaxial structure 5 contains n-type or p-type dopant.例文帳に追加

また、エピタキシャル構造体５はｎ型又はｐ型ドーパントを含有する。 - 特許庁

An N-type epitaxial layer 52 is arranged on a P-type silicon substrate 51.例文帳に追加

Ｐ型シリコン基板５１上に、Ｎ型エピタキシャル層５２が配置される。 - 特許庁

A p-type epitaxial layer 11 is formed on a p-type silicon substrate 10, and an n-type epitaxial layer 21 is formed on an n-type silicon substrate 20.例文帳に追加

ｐ形シリコン基板１０上にｐ形エピタキシャルシヤル層１１を、ｎ形シリコン基板２０上にｎ形エピタキシャルシヤル層２１を形成する。 - 特許庁

The P-type MOS 22 and the N-type MOS 32 constitute a circuit A, and the P-type MOS 42 and the N-type MOS 52 constitute a circuit B.例文帳に追加

Ｐ型ＭＯＳ２２及びＮ型ＭＯＳ３２は、回路Ａを構成し、Ｐ型ＭＯＳ４２及びＮ型ＭＯＳ５２は回路Ｂを構成する。 - 特許庁

An N type epitaxial layer 6 is deposited on a P type semiconductor substrate 5.例文帳に追加

Ｐ型半導体基板５上にＮ型エピタキシャル層６を堆積する。 - 特許庁

A p-type electrode 18 and an n-type electrode 19 are formed.例文帳に追加

この後、ｐ側電極１８およびｎ側電極１９を形成する。 - 特許庁

The light-absorbing layer 2 contains p-type impurities or n-type impurities.例文帳に追加

光吸収層２は、ｐ型不純物またはｎ型不純物を含む。 - 特許庁

A p-type electrode 46 is formed on the p-type semiconductor layer 45, and an n-type electrode 47 is formed on the n-type semiconductor layer 43.例文帳に追加

ｐ型電極４６がｐ型半導体層４５上に形成されて、ｎ型電極４７がｎ型半導体層４３上に形成される。 - 特許庁

A P-type epitaxial layer 53 is arranged on the N-type epitaxial layer 52.例文帳に追加

Ｎ型エピタキシャル層５２上に、Ｐ型エピタキシャル層５３が配置される。 - 特許庁

This gate turnoff thyristor includes: an n-type first emitter layer; a p-type first base layer; an n-type second base layer; and a p-type second emitter layer in this order.例文帳に追加

ｎ型の第１のエミッタ層、ｐ型の第１のベース層、ｎ型の第２のベース層、ｐ型の第２のエミッタ層をこの順に備える。 - 特許庁

A nitride semiconductor device has a p-type light guide layer 106 composed of a p-type GaN, with a surface being subjected to etching, and a p-type contact layer 108 composed of p-type GaN formed on a surface to be etched in the p-type light guide layer 106.例文帳に追加

窒化物半導体装置は、表面がエッチングされたｐ型ＧａＮからなるｐ型光ガイド層１０６と、該ｐ型光ガイド層１０６における被エッチング面の上に形成されたｐ型ＧａＮからなるｐ型コンタクト層１０８とを有している。 - 特許庁

A semiconductor substrate 10 comprises p-type GaAs, p-type semiconductor layers 30 and 34 comprise p-type GaAs, n-type semiconductor layers 32 and 36 comprise n-type GaAs, and an insulating film 14 comprises SiO2.例文帳に追加

半導体基板１０にはｐ型ＧａＡｓが、ｐ型半導体層３０，３４にはｐ型ＧａＡｓが、ｎ型半導体層３２，３６にはｎ型ＧａＡｓが、絶縁膜１４にはＳｉＯ_2 が用いられている。 - 特許庁

A semiconductor device 10 comprises a p-type semiconductor substrate 1, an n-type drift region 3 provided in the p-type semiconductor substrate 1, and a p-type body region 4 provided in the n-type drift region 3.例文帳に追加

半導体装置１０は、ｐ型半導体基板１、ｐ型半導体基板１内に設けられたｎ型ドリフト領域３、及びｎ型ドリフト領域３内に設けられたｐ型ボディ領域４を含む。 - 特許庁

An N+ type layer 5 is a diffusion layer formed adjacently to the P+ type layer 4 just below the P+ type layer 4, and it is formed by ion-implanting N-type impurities in a way similar to the P+ type layer 4.例文帳に追加

Ｎ＋型層５は、Ｐ＋型層４直下に、Ｐ＋型層４と隣接して形成された拡散層であり、Ｐ＋型層４と同様にＮ型の不純物をイオン注入して形成される。 - 特許庁

A p-type base layer 4 is formed on the surface of an n-type base layer 3 on the side opposite to the p-type emitter layer 1 and the collector electrode 2, and an n-type source layer 5 is formed on the surface of the p-type base layer 4.例文帳に追加

ｎ型ベース層３のｐ型エミッタ層１、コレクタ電極２とは反対側の表面にｐ型ベース層４が形成され、ｐ型ベース層４の表面にｎ型ソース層５が形成されている。 - 特許庁

The p-side electrode contacts a part of the p-type semiconductor layer on a first main surface of the p-type semiconductor layer, which is opposite to the light-emitting layer.例文帳に追加

ｐ側電極は、ｐ型半導体層の発光層とは反対側の第１主面でｐ型半導体層の一部に接する。 - 特許庁

A p-type base layer 23 is provided in the main cell 21, and an n-type emitter layer 24 is disposed on a part of the upper surface of the p-type base layer.例文帳に追加

メインセル２１においては、ｐ型ベース層２３を設け、その上層部分の一部にｎ型エミッタ層２４を設ける。 - 特許庁

In three kinds of photosensitive parts 202B, 202G, 202R, a p^+-type layer and an n-type layer are formed inside a p-type well.例文帳に追加

３種類の受光部２０２Ｂ，２０２Ｇ，２０２Ｒにおいて、Ｐ型ウェル内にＰ^+型層およびＮ型層が形成されている。 - 特許庁

The IGBT 10 has an n-type buffer region 12 between a p-type collector region 11 and a p-type base region 14.例文帳に追加

ＩＧＢＴ１０は、Ｐ型のコレクタ領域１１とＰ型ベース領域１４との間にＮ型のバッファ領域１２を備える。 - 特許庁

Each of the epitaxial light emitting stack layers has a P-type contact and an N-type contact on the same plane as the P-type contact.例文帳に追加

各々の該エピタキシャル発光スタック層は、Ｐ型接触と、該Ｐ型接触と同一平面上のＮ型接触とを有する。 - 特許庁

The crosstalk reduction layer 77 has the same conductivity type as that of the P-type well layer 52 and a higher concentration than that of the P-type well layer 52.例文帳に追加

クロストーク低減層７７は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。 - 特許庁

A high-concentration n-type region 9 and a p-type region 11 are disposed between the p-type regions 7 adjacent each other.例文帳に追加

隣接するｐ型領域７同士の間には、高濃度ｎ型領域９及びｐ型領域１１が配置されている。 - 特許庁

A P-type semiconductor region 111 having a higher concentration than the P-type well 107 is arranged below the N-type semiconductor region 110.例文帳に追加

Ｐ型ウェル１０７よりも高濃度のＰ型半導体領域１１１がＮ型半導体領域１１０の下部に配される。 - 特許庁

A P+ type contact layer 17 is embedded and formed in a P type base layer 13 just below a bottom face of an N+ type source layer 18.例文帳に追加

Ｐ＋型コンタクト層１７をＮ＋型ソース層１８の底面の直下のＰ型ベース層１３内に埋め込んで形成する。 - 特許庁

Furthermore, the layers 3-5 have p type regions 3c-5c between the p^+ type regions 3a-5a and the n type regions 3b-5b.例文帳に追加

さらに、層３〜５は、ｐ^+型領域３ａ〜５ａとｎ型領域３ｂ〜５ｂとの間に、ｐ型領域３ｃ〜５ｃを有する。 - 特許庁

An IGBT is provided with a p-type emitter layer 17 and a p-type base layer 12 which are arranged and installed by sandwiching an n-type base layer 11.例文帳に追加

ＩＧＢＴはｎ型ベース層１１を挟んで配設されたｐ型エミッタ層１７とｐ型ベース層１２とを有する。 - 特許庁

On the p-type diffusing layer 5, an n-type diffusing layer 7 as a source region and a p-type diffusing layer 6 are formed.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。 - 特許庁

P type dopants are executed so that the peak position of the concentration of the P type dopants becomes deeper than the peak position of the concentration of the N type dopants.例文帳に追加

Ｐ型ドーパントの濃度のピーク位置がＮ型ドーパントの濃度のピーク位置よりも深くなるようにＰ型ドーパントを施す。 - 特許庁

On the N type collector layer 4, a P+ type base layer 3 including the P type impurities of a high concentration is entirely formed.例文帳に追加

Ｎ型コレクタ層４上には、高濃度のＰ型不純物を含むＰ＋型ベース層３が全面的に形成されている。 - 特許庁

A P-type anode layer 12 and a P--type RESURF layer 14 are formed on the surface of an N-type semiconductor substrate 10.例文帳に追加

ｎ型の半導体基板１０の表面側にｐ型のアノード層１２とｐ−型のＲＥＳＵＲＦ層１４とを形成する。 - 特許庁

A p-type electrode 3 is formed on the p-type active layer 2a, and an n-electrode 4 is formed on the n-type active layer 2a.例文帳に追加

ｐ型活性層２ａ上にｐ電極３が形成され、ｎ型活性層２ａ上にｎ電極４が形成される。 - 特許庁

A p-type semiconductor layer 11 is formed on an n^+-type substrate 1, and a trench 12 is formed on the p-type semiconductor layer 11.例文帳に追加

Ｎ^＋型基板１の上にＰ型半導体層１１を形成し、Ｐ型半導体層１１にトレンチ１２を形成する。 - 特許庁

Two N-type semiconductors 103 and 104 are provided on a P-type semiconductor layer 101 on a P-type silicon board 100.例文帳に追加

Ｐ型シリコン基板１００上のＰ型半導体層１０１上に、２つのＮ型半導体部１０３，１０４を備える。 - 特許庁

A P^+-type diffusion layer 7 is formed in the surface of the P^--type diffusion layer 5 adjacently to the N^+-type diffusion layer 6.例文帳に追加

Ｐ−型の半導体層５の表面にはＮ＋型の拡散層６に隣接してＰ＋型拡散層７が形成されている。 - 特許庁

An n-type clad layer 2, n-type waveguide layer 3, n-type carrier block layer 4, an active layer 5, p-type carrier block layer 6, and p-type waveguide layer 7 are successively layered on an n type substrate 1.例文帳に追加

ｎ型基板１上に、ｎ型クラッド層２、ｎ型導波層３、ｎ型キャリアブロック層４、活性層５、ｐ型キャリアブロック層６、ｐ型導波層７が順次積層されている。 - 特許庁

On a surface of an n^+ type epitaxial layer 8 on a principal surface of a p^++ type high-concentration substrate 7, p^++ type semiconductor regions 12, p^++ type semiconductor regions 13 and p^++ type semiconductor regions 14 are formed to form two zener junctions by the n^+ type epitaxial layer 8 and the p^++ type semiconductor regions 12 and 13.例文帳に追加

ｐ^＋＋型高濃度基板７の主面上のｎ^＋型エピタキシャル層８の表面にｐ^＋＋型半導体領域１２、ｐ^＋＋型半導体領域１３およびｐ^＋＋型半導体領域１４を形成し、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２、１３とによる２つのツェナー接合を形成する。 - 特許庁

A light emitting diode is provided with: a p-type GaP substrate 12; a p-type GaP contact layer 13 stacked on this p-type GaP substrate 12; a p-type AlInP second clad layer 14; a p-type AlGaInP active layer 15; an n-type AlInP first clad layer 16; and an n-type AlGaAs current diffusion layer 17.例文帳に追加

発光ダイオードは、ｐ型ＧａＰ基板１２と、このｐ型ＧａＰ基板１２上に積層されたｐ型ＧａＰコンタクト層１３、ｐ型ＡｌＩｎＰ第２クラッド層１４、ｐ型ＡｌＧａＩｎＰ活性層１５、ｎ型ＡｌＩｎＰ第１クラッド層１６及びｎ型ＡｌＧａＡｓ電流拡散層１７とを備えている。 - 特許庁

P TYPE THERMOELECTRIC CONVERTING MATERIAL AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型熱電変換材料及びその製造方法 - 特許庁

The LED is configured in such a manner that the p-type bonding electrode and the p-type GaN-based semiconductor layer do not form an ohmic contact, and the p-type ohmic electrode is not formed substantially under the p-type bonding electrode.例文帳に追加

ｐ型ボンディング電極とｐ型ＧａＮ系半導体層がオーミック接合しないようにするとともに、ｐ型ボンディング電極の下にはｐ型オーミック電極を実質的に形成しないことを特徴とする。 - 特許庁

By disposing the P type buried diffusion layer 9 between the P type buried diffusion layer 8 and the P type diffusion layer 10, a lateral diffusion width W1 of the P type buried diffusion layer 8 is reduced.例文帳に追加

そして、Ｐ型の埋込拡散層８とＰ型の拡散層１０との間にＰ型の埋込拡散層９が配置されることで、Ｐ型の埋込拡散層８の横方向拡散幅Ｗ１が狭められる。 - 特許庁

COMPOUND OXIDE HAVING P-TYPE THERMOELECTRIC TRANSDUCING CHARACTERISTIC例文帳に追加

ｐ型熱電変換特性を有する複合酸化物 - 特許庁

METHOD FOR MANUFACTURING p-TYPE SiC SEMICONDUCTOR SINGLE CRYSTAL例文帳に追加

ｐ型ＳｉＣ半導体単結晶の製造方法 - 特許庁

p-TYPE LAYER FOR GROUP III NITRIDE LIGHT EMITTING DEVICE例文帳に追加

ＩＩＩ族窒化物発光デバイスのためのｐ型層 - 特許庁

p-TYPE ZINC OXIDE THIN FILM AND METHOD FOR FORMING THE SAME例文帳に追加

ｐ型酸化亜鉛薄膜及びその作製方法 - 特許庁

A number of p-type deep layers 10 are arranged in grid patterns.例文帳に追加

ｐ型ディープ層１０を格子状に配置する。 - 特許庁