「p- type」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

P-TYPE SEMICONDUCTOR MATERIAL, SEMICONDUCTOR ELEMENT, ORGANIC ELECTROLUMINESCENT ELEMENT, AND MANUFACTURING METHOD OF P-TYPE SEMICONDUCTOR MATERIAL例文帳に追加

ｐ型半導体材料、半導体素子、有機エレクトロルミネッセンス素子、及びｐ型半導体材料の製造方法 - 特許庁

A P type epitaxial layer 3 is entirely provided on a P type bulk substrate 2 in the semiconductor integrated circuit 1.例文帳に追加

半導体集積回路１において、Ｐ型バルク基板２上の全面にＰ型エピタキシャル層３を設ける。 - 特許庁

The p-type cladding layer contains a p-type impurity with a diffusion coefficient lower than that of zinc, for example, beryllium.例文帳に追加

上記ｐ型クラッド層は、亜鉛より拡散係数が低いｐ型不純物、例えば、ベリリウムを含有する。 - 特許庁

The p-type impurity density in the p-type body regions 4 is more than or equal to 5×10^16 cm^-3.例文帳に追加

そして、ｐ型ボディ領域４におけるｐ型不純物密度は５×１０^１６ｃｍ^−３以上である。 - 特許庁

On a sapphire substrate 1, an n-type GaN contact layer 2, an n-type AlInGaN/AlGaN super lattice layer 3, an active layer 4, a p-type AlGaN block layer 8, and a p-type GaN contact layer 5 are formed, and an n-type electrode 7 and a p-type electrode 6 are provided.例文帳に追加

サファイア基板１の上に、ｎ型ＧａＮコンタクト層２、ｎ型のＡｌＩｎＧａＮ／ＡｌＧａＮ超格子層３、活性層４、ｐ型ＡｌＧａＮブロック層８、ｐ型ＧａＮコンタクト層５が積層され、ｎ電極７とｐ電極６が設けられている。 - 特許庁

The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type AlGaN electron block layer 16 and a p-type GaN guide contact layer 17.例文帳に追加

ｎ型半導体層１１はｎ型ＧａＮクラッド層１４およびｎ型ＩｎＧａＮガイド層１５を含み、ｐ型半導体層１２はｐ型ＡｌＧａＮ電子ブロック層１６およびｐ型ＧａＮガイド・コンタクト層１７を含む。 - 特許庁

In the GaN-based light emitting element, an n-type GaN layer 12, n-type SLS layer 14, light emitting layer 16, p-type SLS layer 17, p-type GaN layer 18, p-type electrode pad 20, n-type electrode pad 22, and transparent electrode 24 are successively formed on a substrate 10.例文帳に追加

基板１０上にｎ型ＧａＮ層１２、ｎ型ＳＬＳ層１４、発光層１６、ｐ型ＳＬＳ層１７、ｐ型ＧａＮ層１８、ｐ型電極パッド２０、ｎ型電極パッド２２、透明電極２４を形成する。 - 特許庁

To provide a back junction type solar cell having fine p-type and n-type regions.例文帳に追加

微細なｐ型領域とｎ型領域とを有する裏面接合型の太陽電池を提供する。 - 特許庁

An N-type buffer layer 6 is provided between the N^--type drift layer 1 and the P-type anode layer 2.例文帳に追加

Ｎ^−型ドリフト層１とＰ型アノード層２の間にＮ型バッファ層６が設けられている。 - 特許庁

A p-type GaN layer 10 is stacked on an n^- type GaN layer 6, an aperture 28 penetrating through the p-type GaN layer 10 is formed on the p-type GaN layer 10, and an n-type GaN layer 26 is filled in the aperture 28.例文帳に追加

ｎ^−型のＧａＮ層６にp型のＧａＮ層１０が積層されており、ｐ型のＧａＮ層１０にｐ型のＧａＮ層１０を貫通するアパーチャー２８が形成されており、そのアパーチャー２８にｎ型のＧａＮ層２６が充填されている。 - 特許庁

The analog circuit is further provided with a deep n-type well provided in the bottom surface side of the p-type Si substrate 101 nearer than the p-type well 107, and is constituted to separate the bottom surface side of the p-type well 107 and the p-type Si substrate 101.例文帳に追加

アナログ回路は、ｐ型ウェル１０７よりもｐ型Ｓｉ基板１０１の底面側に設けられており、ｐ型ウェル１０７およびｐ型Ｓｉ基板１０１の底面側を隔離するように構成されている、ディープｎ型ウェルを備える。 - 特許庁

The protective diode includes a plurality of p^+-type diffusion layers and a plurality of n^+-type diffusion layers, both provided on a p-well of a p-type semiconductor substrate, the plurality of the p^+-type diffusion layers serving as anodes, and the plurality of the n^+-type diffusion layers serving as cathodes.例文帳に追加

本発明の保護用ダイオードは、Ｐ型半導体基板のＰウェル上に複数のＰ＋型拡散層と、複数のＮ＋型拡散層を設け、複数のＰ＋型拡散層をアノード、複数のＮ＋型拡散層をカソードとして構成される。 - 特許庁

The semiconductor device is provided with a p-type Si substrate 109, a p-type annular well 181 provided at the side of an element forming surface of the p-type Si substrate 109 and an n-type annular well 183 provided at the inside of the p-type annular well 181.例文帳に追加

半導体装置は、Ｐ型Ｓｉ基板１０９と、Ｐ型Ｓｉ基板１０９の素子形成面側に設けられているＰ型環状ウェル１８１と、Ｐ型環状ウェル１８１の内側に設けられているＮ型環状ウェル１８３とを備える。 - 特許庁

A semiconductor light emitting device includes at least an n-type cladding layer 2, an active layer 4, a p-type cladding layer 6, and a p-type contact layer 8 stacked in this order on a substrate 1, and further includes a ridge portion 6a including the p-type cladding layer and the p-type contact layer.例文帳に追加

半導体発光素子は、基板１上に少なくともｎ型クラッド層２、活性層４、ｐ型クラッド層６及びｐ型コンタクト層８が順次積層され、ｐ型クラッド層及びｐ型コンタクト層からなるリッジ部６ａを有している。 - 特許庁

A stripe-shaped P-side electrode 15 is formed on a P-type contact layer contained in the uppermost layer of the P-type semiconductor layer 14.例文帳に追加

ｐ型半導体層１４の最上層に含まれるｐ型コンタクト層の上には、ストライプ状のｐ側電極１５が形成されている。 - 特許庁

A p^+-type body contact region 6 and an n^+-type source region 7 are formed separately on a surface layer of the p-type base layer 5.例文帳に追加

ｐ型ベース層５の表面層には、ｐ^+型ボディコンタクト領域６とｎ^+型ソース領域７が互いに離れて設けられている。 - 特許庁

A p-type low-concentration well region 22 is formed in a well region 21 for n-type drain which is formed in a p-type substrate 1.例文帳に追加

Ｐ型基板１に形成されたＮ型ドレイン用ウエル領域２１内にＰ型低濃度ウエル領域２２が形成されている。 - 特許庁

The p-type base layer monotonously decreases in impurity density from an upper-end part 4B of the p-type base layer toward the n-type base layer.例文帳に追加

ｐ形ベース層の不純物濃度は、ｐ形ベース層の上端部４Ｂからｎ形ベース層に向かって単調減少する。 - 特許庁

In the top face of the n-type dopant region 121, a p^+-type source region 126 and a p^+-type drain region 122 are also formed.例文帳に追加

また、ｎ型不純物領域１２１の上面内に、ｐ^+型ソース領域１２６及びｐ^+型ドレイン領域１２２が形成されている。 - 特許庁

On the other side of the semiconductor substrate 11, a P-type base layer 14, an N-type emitter layer 15, and a P-type contact layer 16 are formed.例文帳に追加

半導体基板１１の他面側には、Ｐ型ベース層１４、Ｎ型エミッタ層１５及びＰ型コンタクト層１６が形成される。 - 特許庁

P^+-Type impurities (such as boron B) are ion-implanted, and a p^+-type buried diffusion layer is formed on an n^+-type buried diffusion layer.例文帳に追加

Ｐ^＋型不純物（例えばボロンＢ）をイオン注入し、Ｎ^＋型埋め込み拡散層上にＰ^＋型埋め込み拡散層を形成する。 - 特許庁

A P+ type diffusion layer 105 and an N+ type diffusion layer 107 as a source diffusion layer are formed in the P type diffusion layer 104.例文帳に追加

Ｐ型拡散層１０４内には、Ｐ＋拡散層１０５、およびソース拡散層としてのＮ＋拡散層１０７が形成されている。 - 特許庁

To detect a P type abnormal diffusion layer 103 produced on the interface of an N type epitaxial 8 and a P type high resistivity epitaxial layer 30.例文帳に追加

Ｎ型エピタキシャル８とＰ型高比抵抗エピタキシャル層３０との界面に発生するＰ型異常拡散層１０３を検出する。 - 特許庁

The mesa structure part includes a p-type clad layer, an active layer, and an n-type clad layer which are laminated on the p-type semiconductor layer.例文帳に追加

また、メサ構造部は、ｐ型半導体基板の上に積層されたｐ型クラッド層、活性層、及びｎ型クラッド層を含んでいる。 - 特許庁

The dosage of the N-type impurities 104 is set to dosage capable of compensating the P-type of the P^+-type impurity introduction region 24.例文帳に追加

Ｎ型不純物１０４のドーズ量は、Ｐ^+型不純物導入領域２４のＰ型を補償し得るドーズ量に設定されている。 - 特許庁

The semiconductor laser 1 is comprised of an n-type DBR layer 12, an n-type clad layer 13, an active layer 14 having a light emitting area 14A, a p-type clad layer 15, a p-type DBR layer 16, and a p-type contact layer 17.例文帳に追加

半導体レーザ１は、ｎ型ＤＢＲ層１２、ｎ型クラッド層１３、発光領域１４Ａを有する活性層１４、ｐ型クラッド層１５、ｐ型ＤＢＲ層１６およびｐ型コンタクト層１７とを有する。 - 特許庁

A semiconductor capacitance device 600 has a P type semiconductor layer 610, a N type well region 612 provided in the P type semiconductor, and a P type well region 614 provided in the N type well region 612.例文帳に追加

半導体容量装置６００は、Ｐ型半導体層６１０と、Ｐ型半導体層内に設けられたＮ型ウエル領域６１２と、Ｎ型ウエル領域６１２内に設けられたＰ型ウエル領域６１４と、を有する。 - 特許庁

The current control unit is composed of a diode 17 joining an n-type well 12 having a reverse conductivity type to a p-type semiconductor substrate 11, and a p^+-diffusion layer 13 having the same conductivity type as the p-type semiconductor substrate 11.例文帳に追加

電流制御部は、Ｐ型半導体基板１１と逆導電型のＮ型ウェル１２と、Ｐ型半導体基板１１と同導電型のＰ＋拡散層１３とが接合したダイオード１７で構成される。 - 特許庁

A P^- region 11 being a P-type body is derived onto the partial surface of a source side.例文帳に追加

Ｐ型のボディーであるＰ^-領域１１はソース側の一部表面上に導出される。 - 特許庁

A buried region of p^+ silicon carbide is provided on the p-type silicon carbide well region.例文帳に追加

ｐ^＋シリコンカーバイドの埋込み領域が、ｐ型シリコンカーバイドウェル領域に設けられる。 - 特許庁

The p-side electrode 17p is formed on the surface of the p-type region 10ap.例文帳に追加

ｐ側電極１７ｐは、ｐ型領域１０ａｐの表面の上に形成されている。 - 特許庁

MANUFACTURING METHOD OF P-DOPED SILICON SINGLE CRYSTAL AND P-DOPED N TYPE SILICON SINGLE CRYSTAL WAFER例文帳に追加

Ｐドープシリコン単結晶の製造方法及びＰドープＮ型シリコン単結晶ウェーハ - 特許庁

A p^+ contact region 6 is formed on the surface layer of a p-type silicon carbide epitaxial layer 3.例文帳に追加

ｐ型炭化珪素エピタキシャル層３の表面層に、ｐ^+コンタクト領域６を形成する。 - 特許庁

A p^+ guard ring region GR is in a direct contact with the p-type well region HPW.例文帳に追加

ｐ^+ガードリング領域ＧＲはｐ型ウエル領域ＨＰＷと直接接している。 - 特許庁

A first p-type clad layer 96a of a p-type clad layer 96 provided on the layer 95 is formed of a p-type nitride semiconductor containing an aluminum and a gallium and a second p-type clad layer 96b is formed of the similar p-type nitride semiconductor and having larger band gap than that of the first p-type clad layer 96b.例文帳に追加

活性層９５上に設けられるｐ型クラッド層９６のうち、第１のｐ型クラッド層９６ａをアルミニウムとガリウムを含むｐ型窒化物半導体で形成し、第２のｐ型クラッド層９６ｂを同様のｐ型窒化物半導体であるが、第１のｐ型クラッド層９６ｂよりもバンドギャップの大きいもので形成する。 - 特許庁

Furthermore, on the primary GaN layer 103 and the primary oxidation layer 104, there are formed a secondary GaN layer 105, an n-type cladding layer 106, an activity layer 107, a p-type cladding layer 108, a p-type contact layer 109, an insulating film 110, a p-type electrode 111, a p-type pad 112, and a p-type electrode 113.例文帳に追加

さらに、第１のＧａＮ層１０３及び第１の酸化層１０４の上には、第２のＧａＮ層１０５、ｎ型クラッド層１０６、活性層１０７、ｐ型クラッド層１０８、ｐ型コンタクト層１０９、絶縁膜１１０、ｐ型電極１１１、ｐ型パッド１１２、Ｐ型電極１１３が形成されている。 - 特許庁

After van SiO2 film containing N-type impurity P is formed on the surface of a P-type silicon substrate 14, the P-type silicon substrate 14 is heated so that the P in the SiO2 film is diffused in the surface layer of the P-type silicon substrate 14 without generating PN junction.例文帳に追加

Ｐ型シリコン基板14の表面に、Ｎ型不純物Ｐを含んだＳｉＯ_２膜を形成した後、Ｐ型シリコン基板14を加熱して、上記ＳｉＯ_２膜中のＰを、ＰＮ接合を生成することなく、Ｐ型シリコン基板14の表面層中に拡散させる。 - 特許庁

The semiconductor device is formed of a p-type field effect transistor and an n-type field effect transistor.例文帳に追加

半導体装置は、Ｐ型及びＮ型の電界効果トランジスタより成る。 - 特許庁

THIN FILM TRANSISTOR INCLUDING N-TYPE AND P-TYPE CIS AND METHOD OF MANUFACTURING THE SAME例文帳に追加

ｎ型及びｐ型ＣＩＳを含む薄膜トランジスタ及びその製造方法 - 特許庁

A pair of voltage-followers is constituted of an N type voltage-follower and a P-type voltage-follower.例文帳に追加

一対のボルテージフォロワは、Ｎ型ボルテージフォロワと、Ｐ型ボルテージフォロワとからなる。 - 特許庁

A p-type base layer 3 is formed over the surface of the n-type base layer l.例文帳に追加

ｎ型ベース層１の表面内にはｐ型ベース層３が形成される。 - 特許庁

A p-type region 40 is provided on a part of the n-type InP layer 36.例文帳に追加

ｎ型ＩｎＰ層３６の一部にｐ型領域４０が設けられている。 - 特許庁

Furthermore, a P type DTMOS 28 and an N type DTMOS 27 are formed.例文帳に追加

更に、Ｐ型のＤＴＭＯＳ２８とＮ型のＤＴＭＯＳ２７を形成する。 - 特許庁

To reduce the variation of threshold voltages in p-type and n-type thin film transistors.例文帳に追加

ｐ型及びｎ型の薄膜トランジスタのしきい値のばらつきを低減させる。 - 特許庁

A loop N-type well 3 is formed on a P-type semiconductor substrate 1.例文帳に追加

Ｐ型半導体基板１に環状のＮ型ウエル３が形成されている。 - 特許庁