「semiconductor trap」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SEMICONDUCTOR MEMORY HAVING CHARGE-TRAP MEMORY CELL例文帳に追加

電荷トラップメモリセルを有する半導体メモリ - 特許庁

CHARGE TRAP LAYER FOR CHARGE TRAP SEMICONDUCTOR MEMORY ELEMENT, AND ITS MANUFACTURING METHOD例文帳に追加

電荷トラップ型半導体メモリ素子の電荷トラップ層及びその製造方法 - 特許庁

SEMICONDUCTOR MANUFACTURING APPARATUS AND EXHAUST TRAP DEVICE例文帳に追加

半導体製造装置および排気トラップ装置 - 特許庁

SEMICONDUCTOR MEMORY HAVING CHARGE TRAP MEMORY CELL AND ITS FORMING METHOD例文帳に追加

電荷トラップメモリセルを有する半導体メモリとその形成方法 - 特許庁

SUBSTRATE TREATMENT APPARATUS, MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND EXHAUST TRAP例文帳に追加

基板処理装置、半導体装置の製造方法及び排気トラップ - 特許庁

SEMICONDUCTOR MEMORY HAVING VERTICAL POTENTIAL TRAP MEMORY CELL AND ITS MANUFACTURING METHOD例文帳に追加

垂直電荷トラップメモリセルを有する半導体メモリおよび製造方法 - 特許庁

CHARGE TRAP TYPE NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

チャージトラップ型不揮発性半導体記憶装置およびその製造方法 - 特許庁

The semiconductor memory device includes a semiconductor substrate, a charge trap layer and at least one erase gate.例文帳に追加

半導体基板、電荷トラップ層及び少なくとも１つの消去ゲートを備える半導体メモリ装置。 - 特許庁

The charge trap layer is positioned on the semiconductor substrate and stores inflow electrons.例文帳に追加

電荷トラップ層は、半導体基板上に位置し、流入された電子を保存する。 - 特許庁

NONVOLATILE SEMICONDUCTOR STORAGE DEVICE HAVING FLOATING TRAP TYPE CELL AND ITS MANUFACTURING METHOD例文帳に追加

浮遊トラップ型セルを有する不揮発性半導体メモリ装置及びその製造方法 - 特許庁

To provide a semiconductor memory device that can comply with an electron trap in a gate insulating film.例文帳に追加

ゲート絶縁膜内の電子のトラップに対処可能な半導体記憶装置を提供する。 - 特許庁

To provide a charge trap type nonvolatile semiconductor memory capable of reducing current consumption.例文帳に追加

電荷トラップ型の不揮発性半導体メモリにおいて、消費電流を低減すること。 - 特許庁

To evaluate, at room temperature, the level of a deep trap existing in a wide band gap semiconductor.例文帳に追加

ワイドバンドギャップ半導体に存在する深いトラップ準位を室温におて評価する。 - 特許庁

Nitrogen acts as an isoelectronic trap impurity in a boron phosphide based semiconductor.例文帳に追加

窒素はリン化硼素系半導体中で等電子的トラップ不純物として作用する。 - 特許庁

The Peltier cooling type semiconductor X-ray detector is equipped with a liquid nitrogen trap (9) and an adsorbent together with the ion pump (8).例文帳に追加

イオンポンプ（８）と共に液体窒素トラップ（９）および吸着剤（１０）を備える。 - 特許庁

To provide a semiconductor device having excellent characteristics by reducing the density of an electron charge trap level that is the center of the electron charge trap.例文帳に追加

電荷捕獲中心となる電荷捕獲準位の密度を低くすることにより良好な特性を有する半導体装置を提供する。 - 特許庁

To provide an oxide film formation method for a semiconductor element capable of reducing the density of interface trap charge and oxide trap charge.例文帳に追加

本発明は、インタフェーストラップチャージ及びオキサイドトラップチャージの密度を減らすことが可能な半導体素子の酸化膜形成方法を提供する。 - 特許庁

To provide a semiconductor device having a satisfactory characteristic by decreasing a density of an electric charge trap level which is a center of the electric charge trap.例文帳に追加

電荷捕獲中心となる電荷捕獲準位の密度を低くすることにより良好な特性を有する半導体装置を提供する。 - 特許庁

To provide an exhaust trap mechanism of a semiconductor manufacturing device, which displays a full trap capability at a prescribed region even though the flow rate of gas for treating is increased.例文帳に追加

処理するガスの流量が多くなっても、所定領域で十分なトラップ能力を発揮する半導体製造装置の排気トラップ機構を提供する。 - 特許庁

To provide a high integration nonvolatile semiconductor memory in which a memory cell has a trap site.例文帳に追加

メモリセルがトラップサイトを有しながらも、高集積な不揮発性半導体記憶装置を提供する。 - 特許庁

Charge storage structure of the semiconductor body includes a charge trap place at the lower part of a plurality of gates.例文帳に追加

半導体本体の電荷保存構造が、複数ゲートのゲート下部に電荷トラップ場所を含む。 - 特許庁

To provide a semiconductor memory device and a program method for an anti-fuse to suppress trap of a carrier electron in a gate insulation film at programming for the anti-fuse.例文帳に追加

アンチヒューズに対するプログラム時、キャリア電子のゲート絶縁膜へのトラップを抑制する。 - 特許庁

To provide a semiconductor device capable of surely suppressing frequency dispersion resulting from the trap of the upper surface of a III-V group nitride semiconductor, in the semiconductor device using a III-V group nitride semiconductor.例文帳に追加

III-Ｖ族窒化物半導体を用いた半導体装置において、III-Ｖ族窒化物半導体の上面のトラップに起因する周波数分散を確実に抑制できるようにする。 - 特許庁

To provide a manufacturing method inhibiting a trap layer from being eroded when removing a dummy layer in a semiconductor device having the trap layer on the side face of a groove portion formed on a semiconductor substrate.例文帳に追加

半導体基板に形成された溝部の側面にトラップ層を有する半導体装置において、ダミー層を除去する際に、トラップ層が侵食されることを抑制する製造方法を提供する。 - 特許庁

To provide a high integration nonvolatile semiconductor memory in which one memory cell has two trap sites.例文帳に追加

１メモリセルが２トラップサイトを有しながらも、高集積な不揮発性半導体記憶装置を提供すること。 - 特許庁

METHOD OF MANUFACTURING CHARGE TRAP INSULATOR, AND METHOD OF MANUFACTURING NONVOLATILE SEMICONDUCTOR DEVICE OF SONOS TYPE例文帳に追加

電荷トラップ絶縁体の製造方法及びＳＯＮＯＳ型の不揮発性半導体装置の製造方法 - 特許庁

To obtain the characteristic displacement amount of a semiconductor integrated circuit caused by a trap accurately and in high-speed.例文帳に追加

トラップによって引き起こされる半導体集積回路の特性変位量を精度良く高速に求める。 - 特許庁

To obtain a device for manufacturing a semiconductor in which a cartridge can be replaced even if a gas exhaust pipe is not connected with a trap while being curved and a piping space of the trap can be reduced.例文帳に追加

トラップ装置に対してガス排気管を曲線的に配管接続しなくても、カートリッジが交換でき、トラップ装置の配管スペースを低減できるようにする。 - 特許庁

To provide a nonvolatile semiconductor memory having high data retention capability of a trap insulating film and high data reliability.例文帳に追加

トラップ絶縁膜のデータ保持能力が高く、データの信頼性が高い不揮発性半導体メモリを提供する。 - 特許庁

To obtain highly reliable semiconductor device by preventing the deterioration of a holding characteristic of a memory cell including a trap film.例文帳に追加

トラップ膜を有するメモリセルのデータ保持特性の劣化を防止し、信頼性が高い半導体装置を得る。 - 特許庁

To provide a semiconductor element including a trench element separation film that prevents charge trap and endures the application of a high gate voltage, and to provide a manufacturing method for the semiconductor element.例文帳に追加

電荷トラップを防止し、高いゲート電圧が印加できるトレンチ素子分離膜を含む半導体素子及びその製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of reducing degradation of reliability and performance of the device caused by an electronic trap or an electron hole trap in a tunnel insulation film.例文帳に追加

トンネル絶縁膜への電子トラップ又は正孔トラップによる装置の信頼性及びパフォーマンスの劣化を低減することが可能な不揮発性半導体記憶装置を提供する。 - 特許庁

To control a trap of a charge on a gate insulating film in a semiconductor device in which a high-K gate insulating film is used.例文帳に追加

ｈｉｇｈ−Ｋゲート絶縁膜を使った半導体装置において、ゲート絶縁膜への電荷のトラップを抑制する。 - 特許庁

To provide a method of manufacturing a charge trap insulating film, and a method of manufacturing a nonvolatile semiconductor device of SONOS type.例文帳に追加

電荷トラップ絶縁膜の製造方法、ＳＯＮＯＳ型の不揮発性半導体装置の製造方法を提供する。 - 特許庁

A nonvolatile memory cell includes: a semiconductor substrate 100; a charge trap structure 150 formed on the semiconductor substrate and including an insulating film and a plurality of carbon nano crystals embedded in the insulating film; and a gate 160 formed on the charge trap structure.例文帳に追加

半導体基板１００と、半導体基板上に形成され、絶縁膜および絶縁膜内に埋め込まれた複数の炭素ナノクリスタルを含む電荷トラップ構造物１５０と、電荷トラップ構造物上に形成されたゲート１６０と、を含む。 - 特許庁

The outer region is a trap member 4a wherein the metal section of the metallic pattern 4 is exposed, and a wide gap 9 is formed in between the trap member 4a and the semiconductor package 1.例文帳に追加

また、外側領域は金属パターン４の金属部が露出されたトラップ部材４ａとし、トラップ部材４ａと半導体パッケージ１との間に隙間寸法のより大きな隙間９を形成する。 - 特許庁

To securely read data at a high speed in a nonvolatile semiconductor memory device having a non-conductive trap gate.例文帳に追加

非導電性のトラップゲートを有する不揮発性半導体メモリ装置において、高速で確実なデータの読み出しを可能とする。 - 特許庁

To provide a semiconductor device of high reliability by preventing the data holding characteristics of a memory cell having a trap film from deteriorating.例文帳に追加

トラップ膜を有するメモリセルのデータ保持特性の劣化を防止し、信頼性が高い半導体装置を得られるようにする。 - 特許庁

To provide a semiconductor memory in which the reliability of memory cell can be enhanced by suppressing electron trap in a gate insulation film.例文帳に追加

ゲート絶縁膜中への電子トラップを抑制し、メモリセルの信頼性を向上できる半導体記憶装置を提供すること。 - 特許庁

On a semiconductor substrate 1, a trap film 2 which memorizes information is formed as a gate insulating film by accumulating a charge.例文帳に追加

半導体基板１上に、電荷を蓄積することにより情報を記憶するトラップ膜２をゲート絶縁膜として形成する。 - 特許庁

When the exhaust gas produced in a manufacturing process of semiconductor elements is supplied to a trap main body part 11, an inactive gas is supplied from an inactive gas supply means 40 to the trap main body part 11 and the exhaust gas flowing through the inside of the trap main body part 11 is cooled.例文帳に追加

半導体素子の製造工程において発生する排ガスがトラップ本体部１１に供給されると、トラップ本体部１１に不活性ガス供給手段４０から不活性ガスが供給されて、トラップ本体部１１の内部を通流する排ガスが冷却される。 - 特許庁

The nonvolatile memory integrated circuit device includes a semiconductor substrate, a source and a drain formed in the semiconductor substrate, a stepped recess channel formed between the source and the drain, a trap structure including a multitude of nano-crystals for storing electric charge laid out on a region of the stepped recess channel, and a gate on the trap structure.例文帳に追加

半導体基板、半導体基板内に形成されたソース／ドレーン、ソース／ドレーンの間に形成されたステップリセスチャネル、ステップリセスチャネル領域上の多数の電荷貯蔵ナノクリスタルを含むトラップ構造物及びトラップ構造物上のゲートを含む。 - 特許庁

To provide a semiconductor manufacturing apparatus and an exhaust trap device that prevent an exhaust gas passing route from being blocked by deposits of non-reactive gases generated in a cooling coil, with respect to the semiconductor manufacturing apparatus and exhaust trap device.例文帳に追加

本発明は半導体製造装置および排気トラップ装置に関し、冷却コイルに生成した未反応ガスの堆積物によって排気ガス通過経路が閉塞することを防止する半導体製造装置および排気トラップ装置を提供することを目的とする。 - 特許庁

This EPROM comprises a well region (120) which is deployed in a semiconductor substrate (110) and comprises an electric contact (110), a trap charge layer (160) which is deployed on the semiconductor substrate, and the control gate (170) which is deployed on the trap charge layer.例文帳に追加

半導体基板（１１０）内に配置され、電気接点（１１０）を具備するウェル領域（１２０）と、前記半導体基板上に配置されるトラップチャージ層（１６０）と、前記トラップチャージ層の上に配置される制御ゲート（１７０）と、を有することを特徴とする。 - 特許庁

To prevent disturbing waves which have partly passed a trap circuit or have been dropped to ground by a trap circuit and then reentered via a diode from entering a semiconductor element in a later stage.例文帳に追加

トラップ回路を通過した一部の妨害波やトラップ回路でグランドに落とした妨害波であってダイオードを経由して再入力した妨害波が後段の半導体素子へ入力することを防止すること。 - 特許庁