「source drain」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To make an MIS transistor of tilt stack source/drain structure fast.例文帳に追加

傾斜型積み上げソース／ドレイン構造のＭＩＳトランジスタを高速化する。 - 特許庁

To provide a semiconductor device which well cuts off electrical conduction between a source and a drain in a transistor having the source, the drain and a channel, that are of the same conductive type, and to provide a method of manufacturing the same.例文帳に追加

ソース、ドレインおよびチャネルが同導電型で構成されたトランジスタにおいて、ソース−ドレイン間の導通を良好に遮断する。 - 特許庁

To provide a semiconductor device and a semiconductor memory in which a source drain region of a transistor having different heights of a channel region and the source drain region is easily connected to a source drain region of the other transistor.例文帳に追加

チャネル領域とソース・ドレイン領域との高さ位置が異なるトランジスタのソース・ドレイン領域を、別のトランジスタのソース・ドレイン領域に容易に接続することができる半導体装置及び半導体メモリを提供する。 - 特許庁

To provide a method for manufacturing the elevated source/drain(S/D) for a MOS device.例文帳に追加

ＭＯＳデバイス用の隆起ソース／ドレーン（Ｓ／Ｄ）の製造方法である。 - 特許庁

To simultaneously reduce the parasitic resistance of a gate and source drain, the parasitic capacitance of the source drain and leakage due to punch-through or DIBL.例文帳に追加

ゲート、ソースドレインの寄生抵抗の低減、ソースドレインの寄生容量の低減、パンチスルーやＤＩＢＬによるリークの低減を同時に実現する。 - 特許庁

Accordingly, a direction from a source to a drain in a load transistor pair TP1, TP2 and a direction from a source to a drain in a drive transistor pair TN1, TN2 are the same.例文帳に追加

よって、ロードトランジスタ対ＴＰ１，ＴＰ２およびドライブトランジスタ対ＴＮ１，ＴＮ２対では、ソースからドレインへの向きは同じである。 - 特許庁

Consequently, the n-channel type horizontal MOSFET 100 having the large breakdown voltage at the drain-source junction and reduced in drain-source coupling capacitance can be materialized.例文帳に追加

したがって、ドレイン−ソース間耐圧が大きく、ドレイン−ソース間容量が低減されたNチャネル型横型ＭＯＳＦＥＴ１００を実現できる。 - 特許庁

This heterostructure source/drain is useful for reducing a short channel effect.例文帳に追加

このヘテロ構造ソース／ドレインは短チャネル効果を低減させるのに役立つ。 - 特許庁

The electrification of the surface of the source region and the drain region can be prevented.例文帳に追加

ソース領域およびドレイン領域の表面の帯電を防止できる。 - 特許庁

A contact wiring 120, for electrically connecting one of the n^+-type source/drain region to one of the p^+-type source/drain region, is formed.例文帳に追加

ｎ^+ 型ソース／ドレイン領域の一方とｐ^+ 型ソース／ドレイン領域の一方とを電気的に接続するコンタクト配線１２０が形成されている。 - 特許庁

At the same time, for source or drain regions 7, 6, voltage of the reverse direction is applied to a first well region comprising a source or drain region.例文帳に追加

同時にソース又はドレイン領域７，６に対して逆方向の電圧をソース又はドレイン領域を含む第１ウエル領域９に印加する。 - 特許庁

To provide a structure having asymmetric source and drain regions.例文帳に追加

非対称的なソース及びドレイン領域を有する構造を提供する。 - 特許庁

An insulation region 26 is interposed between the two source/drain regions.例文帳に追加

絶縁領域２６が、２つのソース／ドレイン領域の間に挿入される。 - 特許庁

After this, a source region and a drain region which are not shown in a drawing are formed.例文帳に追加

この後、図示しないソース領域、ドレイン領域などを形成する。 - 特許庁

Then, the source/drain electrodes are formed by performing lift-off processing.例文帳に追加

次に、リフトオフ処理を施すことによりソース／ドレイン電極を形成する。 - 特許庁

The protrusions 7p of the source/drain electrodes 7A, 7B are tapered off toward the source/drain electrodes 7A, 7B.例文帳に追加

ソース／ドレイン電極７Ａ，７Ｂの突出部７ｐは尖端形状を有しており、ソース／ドレイン電極７Ｂ，７Ａに向かって先細りになっている。 - 特許庁

In a semiconductor device according to an embodiment, a substrate, a first source and a first drain, a second source and a second drain, and a gate electrode film are provided.例文帳に追加

一つの実施形態によれば、半導体装置は基板、第一のソース及びドレイン、第二のソース及びドレイン、ゲート電極膜が設けられる。 - 特許庁

METHOD FOR FORMING ELEVATED SALICIDE SOURCE/DRAIN REGION, AND SEMICONDUCTOR ELEMENT例文帳に追加

エレベイテッドサリサイドソース／ドレイン領域の形成方法、および半導体素子 - 特許庁

Then, source drain diffusion layers 23a and 23b are formed in the Fin 12.例文帳に追加

Ｆｉｎ１２には、ソース・ドレイン拡散層２３ａ，２３ｂが形成されている。 - 特許庁

MANUFACTURING METHOD FOR RAISED SOURCE/DRAIN(S/D) REGION IN DEVICE例文帳に追加

デバイス内の隆起したソース／ドレーン（Ｓ／Ｄ）領域を製造する方法 - 特許庁

To maintain a shallow source/drain junction position, and at the same time to reduce junction leak in MOSFET structure where a silicide layer is formed on the source/drain.例文帳に追加

ソース・ドレイン上にシリサイド層を形成したＭＯＳＦＥＴ構造で、浅いソース・ドレイン接合位置を保ちつつ、且つ接合リークを低く抑える。 - 特許庁

METHOD FOR FORMING SELF-ALIGNED SOURCE/DRAIN CONTACT FOR MOS TRANSISTOR例文帳に追加

ＭＯＳトランジスタにおいてセルフアラインソース／ドレインコンタクトを形成する方法 - 特許庁

Thereby, a short-channel generated between the source and drain of the MOSFET can be suppressed.例文帳に追加

これにより、ソース、ドレイン間のショートチャネルを抑制することができる。 - 特許庁

To accelerate response to the change of voltage of a source/drain electrode.例文帳に追加

ソース・ドレイン電極の電圧変化に対する応答性を高速化する。 - 特許庁

At least one specified source/drain region in the first and second source/drain regions has effective width which is substantially larger than width of bonding between the semiconductor layer and the specified source/drain regions.例文帳に追加

第１および第２のソース／ドレイン領域のうちの少なくとも特定の１つは、半導体層とその特定のソース／ドレイン領域との間の接合の幅よりも実質的に大きな実効幅を有して形作られている。 - 特許庁

METHOD AND SEMICONDUCTOR STRUCTURE (SEMI-SELF-ALIGNMENT SOURCE/DRAIN FIN FET PROCESS)例文帳に追加

方法、半導体構造（準自己整合ソース／ドレインフィンＦＥＴプロセス） - 特許庁

Thereafter, high-concentration source and drain regions are formed after forming a side spacer.例文帳に追加

サイドスペーサ形成処理の後、高濃度ソース，ドレイン領域を形成する。 - 特許庁

Further, the source and drain electrodes are shallow and, therefore, a contact resistance is small.例文帳に追加

また、ソース及びドレイン電極が浅いので、接触抵抗が小さい。 - 特許庁

The reset capacitor is electrically connected between one source/drain of the first switching transistor and one source/drain of the second switching transistor.例文帳に追加

リセットコンデンサは第一スイッチトランジスタのもう一方のソース／ドレインと第二スイッチトランジスタのもう一方のソース／ドレインとの間に電気的に接続される。 - 特許庁

A passivation insulating layer having a via hole for exposing the source electrode or the drain electrode is positioned on the source electrode and the drain electrode.例文帳に追加

ソース電極とドレーン電極上にソース電極またはドレーン電極を露出させるビアホールを有するパッシベーション絶縁膜が位置する。 - 特許庁

The first transistor includes a first gate, a first source, and a first drain.例文帳に追加

第１トランジスタは、第１ゲートと、第１ソースと、第１ドレインと、を有する。 - 特許庁

A source/drain 2b of the capacitor C1 is connected to the VDD.例文帳に追加

Ｐ型ＭＯＳキャパシタＣ１のソース／ドレイン２ｂをＶＤＤに接続する。 - 特許庁

The OFET consists of a gate, a channel, a source electrode, and a drain electrode.例文帳に追加

ＯＦＥＴは、ゲート、チャネル、ソース電極、およびドレイン電極とからなる。 - 特許庁

A semiconductor device includes source/drain regions, a gate pattern disposed on the semiconductor substrate between the source/drain regions, and L-shaped spacers.例文帳に追加

半導体基板はソース／ドレーン領域、ソース／ドレーン領域との間の半導体基板上に配置されているゲートパターン及びＬ型スペーサーも含む。 - 特許庁

The source/drain 2a of the capacitor C2 is connected to the GND.例文帳に追加

Ｎ型ＭＯＳキャパシタＣ２のソース／ドレイン２ａをＧＮＤに接続する。 - 特許庁

To lower on-resistance between a source electrode and a drain electrode.例文帳に追加

ソース電極とドレイン電極との間のオン抵抗をより低減させる。 - 特許庁

The diffusion layer is formed on both sides of the gate, to be the source and the drain.例文帳に追加

拡散層は、ゲートの両側に形成され、ソースおよびドレインとなる。 - 特許庁

A Schottky source/drain 12 is formed so that a gate electrode 7 can be interposed.例文帳に追加

ゲート電極７を挟むように、ショットキーソース・ドレイン１２を形成する。 - 特許庁

MANUFACTURING METHOD OF FIELD EFFECT TRANSISTOR HAVING SCHOTTKY SOURCE-DRAIN STRUCTURE例文帳に追加

ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法 - 特許庁

Carbon nanotubes 9 deposited on regions other than a source part 5, a drain 6 and a region between the source part 5 and the drain part 6 are removed.例文帳に追加

ソース部５、ドレイン部６、及び、ソース部５とドレイン部６との間の領域以外の領域上に堆積したカーボンナノチューブ９を除去する。 - 特許庁

Shallow source/drain regions are formed in the regions of the semiconductor substrate aligned with the second spacers for offsetting and adjoining the deep source/drain regions.例文帳に追加

前記オフセット用第２スペーサにアラインされ前記深いソース/ドレーン領域に隣接した半導体基板に浅いソース/ドレーン領域を形成する。 - 特許庁

Source and drain areas are located on both sides of the gate electrode.例文帳に追加

ゲート電極の両側にソース及びドレイン領域が配置されている。 - 特許庁

A drain off current is prevented from flowing from the insulating film 16 side surface of one source-drain electrode 14 to the other source-drain electrode 14 through the semiconductor layer 15.例文帳に追加

一方のソース／ドレイン電極１４の絶縁膜１６側表面から半導体層１４を介して他方のソース／ドレイン電極１４にドレイン・オフ電流が流れることを防止する。 - 特許庁

To suppress decrease in drain current when a high-resistance component is added to one of a source and a drain.例文帳に追加

ソース及びドレインのいずれか一方に高抵抗成分が付加されたときドレイン電流の低下を抑制する。 - 特許庁

Source/drain electrodes are made into interdigital shape; width of the drain electrode is made shorter than that of the source electrode; and roots of the drain electrode or of source/drain electrodes are made tapered; thereby the electrical resistance increase is suppressed, and the yield is improved for the thin-film transistor array.例文帳に追加

ソース・ドレイン電極をクシ型とし、ドレイン電極の幅をソース電極の幅より細くし、ドレイン電極あるいはソース・ドレイン電極の根元をテーパー状にすることにより、電気抵抗の増大を抑制し、かつ歩留まりを向上した薄膜トランジスタアレイ。 - 特許庁