1153万例文収録!

「synchronous inputs」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > synchronous inputsに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

synchronous inputsの部分一致の例文一覧と使い方

該当件数 : 20



例文

The synchronous detection time calculation section 4 inputs and measures a synchronous detection signal indicating that a GPS signal transmitted from a GPS satellite sk is synchronously detected, and computes a measuring time of the synchronous detection signal as a synchronous detection time.例文帳に追加

同期検出時刻算出部4は、GPS衛星skから送信されたGPS信号を同期検出したことを示す同期検出信号を入力して測定し、同期検出信号の測定時刻を同期検出時刻として算出する。 - 特許庁

When the business hour of a game parlor is started, a hall computer inputs a synchronous signal in an outside terminal board of a slot machine.例文帳に追加

遊技場の営業開始時刻になると、ホールコンピュータはスロットマシンの外部端子基板に同期信号を入力する。 - 特許庁

Each user inputs digital signals 112, 122 and 132 to corresponding equalizer synchronous word blocks 110, 120 and 130.例文帳に追加

デジタル信号112,122,132は各ユ−ザから対応する等化器同期ワ−ドブロツク110,120,130に入力される。 - 特許庁

The video-rate camera 1 inputs a video signal 101 into the confocal scanner 2, a synchronous interface box 9, and an image processing device 6.例文帳に追加

ビデオレートカメラ1は、ビデオ信号101を共焦点スキャナ2、同期インターフェイスボックス9、及び、画像処理装置6に入力する。 - 特許庁

例文

Thus, only an input buffer circuit 11e of a synchronous memory corresponding to the chip select signal CSB inputs a command CMDB.例文帳に追加

これにより、チップセレクト信号CSBに対応する同期型メモリの入力バッファ回路11eのみコマンドCMDBを入力する。 - 特許庁


例文

A synchronous transfer input/output part 41 inputs/outputs stream data as the AV data through Isochronous communication by an MPEG (moving picture expert group) -2 transport stream..例文帳に追加

同期転送入出力部41はMPEG−2トランスポートストリームによるアイソクロノス通信によりAVデータであるストリームデータを入出力する。 - 特許庁

Here, the count part 6 calculates the position timing of a next unique word according to the synchronous timing signal and a UW detection window part 7 fetches the synchronous timing signal only in the position timing and inputs it to the fetch timing decision circuit 4.例文帳に追加

ここで、カウント部6が同期タイミング信号に基づいて次のユニークワードの位置タイミングを算出し、UW検出ウインドウ部7が当該位置タイミングでのみ同期タイミング信号を取込みタイミング判定回路4へ入力させる。 - 特許庁

The synchronous circuit section 2 inputs the clock signal CLKa, the clock signal CLKb and the clock signal CLKc, and has a scan-designed synchronous circuit using the clock signal CLKa, the clock signal CLKb and the clock signal CLKc.例文帳に追加

同期回路部2は、クロック信号CLKa、クロック信号CLKb、及びクロック信号CLKcを入力し、クロック信号CLKa、クロック信号CLKb、或いはクロック信号CLKcを使用するスキャン設計された同期回路を有する。 - 特許庁

The pulse generating controller directly inputs a generated pulse to the servo part 4, and the servo part reciprocates the table shaft of the grinder according to the pulse under the synchronous control of the PMC part 5.例文帳に追加

パルス発生コントローラは発生パルスをサーボ部4へ直接入力し、該サーボ部はPMC部5の同期制御の下にこのパルスに従って研削盤のテーブル軸を往復動させる。 - 特許庁

例文

The synchronous interface box 9 inputs a starting signal 103, which is generated based on the video signal 101 and the trigger signal 102, into the image processing device 6 and the arbitrary waveform generator 7.例文帳に追加

同期インターフェイスボックス9は、ビデオ信号101及びトリガ信号102に基づいて発生する開始信号103を画像処理装置6及び任意波形発生器7に入力する。 - 特許庁

例文

A memory controlled by the means for controlling the memories is a synchronous memory having a DDR scheme, which inputs and outputs data by synchronizing a rising edge and a falling edge of the data strobe signal.例文帳に追加

メモリ制御手段によって制御されるメモリは、データストローブ信号の立ち上がりエッジと立ち下がりエッジに同期してデータの入出力を行うDDR方式の同期型メモリである。 - 特許庁

In a first system, when a receiving section 11 inputs an RF signal of branch No.1 from an antenna 1 and converts the RF signal into a baseband signal, a demodulation section 12 performs demodulation processing on the baseband signal, and a synchronous reproduction section 13 reproduces a synchronous pulse signal S1 from the baseband signal.例文帳に追加

第1系統において、受信部11がアンテナ1からブランチNo.1のRF信号を入力してベースバンド信号に変換すると、復調部12がベースバンド信号の復調処理を行い、同期再生部13がベースバンド信号から同期パルス信号S1を再生する。 - 特許庁

A phase comparator 2 of a PLL(phase-locked loop) circuit inputs an Hin (horizontal synchronous input) signal via a delay circuit 1 and the RET (feedback) signal of a frequency divider circuit 6 via a delay circuit 7 respectively to carry out phase comparison of both signals.例文帳に追加

PLL回路において、位相比較器2は、遅延回路1を介してHin信号を、他方、遅延回路7を介して分周回路6のRET信号を入力して位相比較している。 - 特許庁

The output of an exclusive NOR circuit 6 for inputting the output voltages of the input buffers 3-1 and 3-2 and the output of an AND circuit 8 with a clock 7 for synchronous transfer as two inputs are inputted to the clock terminal of the F/F 9.例文帳に追加

入力バッファ3−1,3−2の出力電圧を入力するエクスクルーシブ・NOR回路6の出力と同期転送用クロック7を2つの入力とするAND回路8の出力はF/F9のクロック端子に入力される。 - 特許庁

Moreover, when the CPU 104 is limited in the communication speed, the automatic adjustment is performed by the automatic adjustment circuit having trigger inputs by a phase control data memory part 107, a video detection data memory part 109, and a vertical synchronous signal S102.例文帳に追加

また、 CPU104との通信速度に制限のある場合、位相制御データメモリ部107、映像検出データメモリ部109及び垂直同期信号S102によるトリガ入力を有する自動調整回路によって自動調整を行う。 - 特許庁

The server 30 inputs other kinds of information, for example, data about sounds and images relevant to the text data which the information inputted from the terminal device 10 specifies from the terminal device 10 and records them by associating them with the text data for performing synchronous output with the text data.例文帳に追加

サーバ30は、端末装置10から入力された情報が指定するテキストデータに関連する他の種類の情報、例えば音声や画像のデータを端末装置10から入力して、テキストデータとを同期出力させるために対応づけて記録する。 - 特許庁

A synchronous type semiconductor memory device having a double data transfer rate inputs and outputs data using, especially, a free running clock, and includes a preamble informing start of data to data to be outputted.例文帳に追加

二重データ伝送率を有する同期式半導体メモリ装置に関するものであり、特にフリーランニングクロックを利用してデータを入力または出力し、出力するデータにデータの開始を知らせるプリアンブルを含む同期式半導体メモリ装置に関するものである。 - 特許庁

Also, the SDRAM is provided with a SFF 32 latching an output signal DQM 1 of the input buffer 31 by an internal clock signal CLK 1 from the clock buffer 21, the input buffer 33 inputs a synchronous mask control signal DQMS from the SFF 32, a bank active recognizing signal BACT and a write-in state recognizing signal WENZ, and is activated/inactivated by the synchronous mask control signal DQMS.例文帳に追加

入力バッファ31の出力信号DQM1をクロックバッファ21からの内部クロック信号CLK1にてラッチするSFF32を備え、入力バッファ33は、SFF32からの同期マスク制御信号DQMSと、バンクアクティブ認識信号BACTと書き込み状態認識信号WENZを入力し、アクティブ状態において同期マスク制御信号DQMSにによって活性化/非活性化する。 - 特許庁

When a plurality of clock/frame pulses are synchronous or asynchronous in the clock/frame pulse generating and distribution system having a plurality of clock/frame pulse inputs, an individual mode is provided, a state monitor and control of the input clock/frame pulses is conducted, the optimum and ensured system clock/frame pulse is selected, generated and distributed.例文帳に追加

複数個のクロック/フレームパルス入力をもつクロック/フレームパルス生成および分配装置にて、複数個のクロック/フレームパルスが同期または非同期である場合において、個別のモードを有し、入力クロック/フレームパルスの状態監視および制御を行い、最適でかつ保証されたシステムクロック/フレームパルスを選択し、生成および分配する。 - 特許庁

例文

A first device issues an output request for information signals to a second device by asynchronous communication packets, and the second device answers the channel information for information signals, which are being outputted, to the first device by asynchronous communication packets in response to the output request, and the first device inputs information signals by synchronous communication packets based on the channel information.例文帳に追加

第1の機器が第2の機器に対して情報信号の出力要請を非同期通信パケットにて行い、第2の機器が出力要請に応じて、出力している情報信号のチャンネル情報を非同期通信パケットにて第1の機器へ返答し、第1の機器がチャンネル情報に基づいて情報信号を同期通信パケットにて入力する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS