「word-aligned」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The controller is operable to fetch a thirty-two bit word of the received bit-stream, determines whether or not the start code prefix and the start code value are properly aligned within the thirty-two bit word, and determine whether or not the least significant byte of the thirty-two bit word may be part of the start code prefix if not properly aligned within the thirty-two bit word.例文帳に追加

該制御器は受取ったビットストリームのうちの３２ビットワードをフェッチし、該３２ビットワード内においてスタートコードプレフィックスとスタートコード値が適切に整合されているか否かを決定し、該３２ビットワード内において適切に整合されていない場合には、該３２ビットワードの最小桁バイトがスタートコードプレフィックスの一部である可能性があるか否かを決定する、べく動作可能である。 - 特許庁

In this case, the address of head data in each kind of word-aligned compression data is successively stored in a pointer arrayal area.例文帳に追加

このとき、各ワードあラインされた圧縮データの先頭データのアドレスをポインタ配列領域に順次格納する。 - 特許庁

To perform the unaligned memory access of a word or a double length word on any byte boundary by the same execution time amount as aligned access without adding so much hardward.例文帳に追加

ハードウェアを余り追加せず整列アクセスと同じ実行時間量でいかなるバイト境界上でも語又は倍長語を非整列メモリ・アクセス可能とする。 - 特許庁

A fixed length code word reads determined available bits and bits associated with a portion of the processor-aligned data, and a variable length code word reads at least some of the available bits.例文帳に追加

固定長コードワードは、決定された利用可能なビットと、プロセッサアライメントされたデータの一部分と関連づけられたビットと読取り、可変長コードワードは、利用可能なビットの少なくとも一部を読み取る。 - 特許庁

The memory cell is defined, at an intersecting point between the bit line and the word line and is provided with a size defined by the widths of the bit line and the word line in a self-aligned process.例文帳に追加

メモリセルは、ビットラインとワードラインとの交差点に画定され、自己整列プロセスにおけるビットライン及びワードラインの幅によって画定された寸法を有する。 - 特許庁

When the current is passed through the word and bit lines (110 and 120), magnetic fields, generated by the word line (110) and the bit line (120) at a coextensive portion, are substantially aligned.例文帳に追加

電流がワードラインおよびビットライン(110,120)に流れると、ワードライン(110)およびビットライン(120)によって同延部分に生じる磁界は、実質的に整列する。 - 特許庁

In a first active region 101, memory gate electrodes 105 are aligned and formed commonly in the word line direction, and impurity-diffused layers 107, to be transistor source regions or drain regions, are aligned and formed commonly in the bit line direction.例文帳に追加

第１の活性領域１０１においては、ワード線方向に並ぶメモリゲート電極１０５がワード線方向に共通に形成され、ビット線方向に並ぶメモリトランジスタのソース領域又はドレイン領域となる不純物拡散層１０７がビット線方向に共通に形成されている。 - 特許庁

A 1-bit self-aligned SONOS cell that improves homogeneity failure between odd and even number SONOS inter-cells stemmed from the differences of oxyniride film lengths caused by misalignment that occurs at the time of the word line etching of the self-aligned 1-bit SONOS cell, and its forming method are provided.例文帳に追加

１ビットＳＯＮＯＳセルのワードラインエッチング時に発生しうるミスアラインによる窒化膜長さの差のために発生する奇数／偶数ＳＯＮＯＳセル間の均一性不良が改善できる自己整列型１ビットＳＯＮＯＳセル及びその形成方法である。 - 特許庁

For this purpose, insulating film patterns to form sidewall word lines for gates on a semiconductor substrate are made, word lines for gates on its sidewalls are formed, and a spacer for self-aligned etching is used, when etching of an ONO film is performed.例文帳に追加

このために本発明は半導体基板上に側壁ワードライン形成用の絶縁膜パターンを作ってその側壁にゲート用ワードラインを形成し、ＯＮＯ膜をエッチングする時に自己整列型エッチング用スペーサを使用する。 - 特許庁

Then, the gate electrode of the transistor of the first cell and the capacitor of the second cell are aligned in the direction of the word line, and the gate electrode of the transistor and the second electrode of the capacitor of the second cell are connected by a common line.例文帳に追加

そして、第１セルのトランジスタのゲート電極と第２セルのキャパシタをワードライン方向に並べ、そのトランジスタのゲート電極と第２セルのキャパシタの第２電極とを共通のラインで結んだ。 - 特許庁

The ends of the dummy first to fourth word line conductive layers 72a to 72d are formed so as to be aligned along a straight line extending in the direction approximately perpendicular to the semiconductor substrate Ba in a wiring region Ar.例文帳に追加

ダミー第１〜第４ワード線導電層７２ａ〜７２ｄの端部は、配線領域Ａｒにて半導体基板Ｂａに対して略垂直方向に延びる直線に沿って揃うように形成されている。 - 特許庁

When manufacturing process is carried out, a self-aligned memory cell, necessitating only two pieces of array related masks, which specify a bit line and a word line, can be formed.例文帳に追加

製造プロセスを実施すると、ビットライン及びワードラインを規定する２つのアレイ関連マスクのみを必要とする自己整列したメモリセルを形成することができる。 - 特許庁

By this, because no discontinuous portion is generated among the plurality of memory mats aligned in the X direction, it becomes unnecessary to form two sub-word driver areas at the discontinuous portion.例文帳に追加

これにより、Ｘ方向に並ぶ複数のメモリマットに切れ目となる部分が生じないことから、切れ目となる部分に２つのサブワードドライバ領域を設ける必要がなくなる。 - 特許庁

Ends of the first to fourth dummy word line conductive layers 71a to 71d are aligned nearby an end of the peripheral region AR2 surrounding the memory region AR1.例文帳に追加

メモリ領域ＡＲ１を囲む周辺領域ＡＲ２の端部近傍にて、第１〜第４ダミーワード線導電層７１ａ〜７１ｄの端部は、揃うように形成されている。 - 特許庁

The controller is operable during a write operation to receive a word of data bits and detect a defective array in the selected virtually aligned set of memory arrays (302, 312, and 322).例文帳に追加

前記コントローラは、データビットのワードを受け、且つ、メモリアレイ(302,312,322)における選択された仮想的に位置合わせされたセット内において欠陥のあるアレイを検出するように、書き込み動作中に動作可能である。 - 特許庁

The detection of an index (sync-word) in one stream is executed by using a bit-aligned clock, and a more precise and accurate clock mechanism is created.例文帳に追加

一つのストリームのインデクス（ｓｙｎｃ＿ｗｏｒｄ）の検出がビットアラインメントされたチェックを用いて実行され、より正確かつ精密なチェック機構がもたらされる。 - 特許庁

A two-dimensional code 1 includes a plurality of data code blocks 11 having a plurality of information display unit cells C aligned therein, the data code block expressing a data code word by a predetermined number of information display unit cells C; and a plurality of error correction code blocks 12 which expresses an error correction code word used for error correction of each data code word.例文帳に追加

二次元コード１は、複数の情報表示単位セルＣが配列されてなるものであり、所定個数の情報表示単位セルＣによってデータコードワードを表現する複数のデータコードブロック１１と、各データコードワードの誤り訂正に用いる誤り訂正コードワードを表現する複数の誤り訂正コードブロック１２とを備えている。 - 特許庁

A range to compute a DP matrix is restricted to a near-diagonal region with the width corresponding to the word length in a computer, and information inside this region is divided into and represented by bits aligned in the direction orthogonal to the diagonal to achieve bit parallelization of computation for information in these bits.例文帳に追加

DP行列を計算する範囲を、計算機のワード長に対応する幅をもつ対角線周辺領域に制限し、その領域内の情報を対角線と直行する方向のビットの並びに分割して表現し、それらの情報に対する計算をビット並列化する。 - 特許庁

To provide a reliable method of forming a contact plug for preventing short-circuiting between the contact plug and a word line or between the contact plug and a bit line by using a material having an etching speed ratio of 100 or larger for etching speed of a silicon oxide film as an interlayer film forming the self-aligned contact plug.例文帳に追加

自己整合コンタクトプラグを形成する層間膜に、酸化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとワード配線、あるいはコンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供する。 - 特許庁

A semiconductor memory device includes a memory cell array region A formed in a p-type well 1 where a plurality of memory cells are arranged in a matrix, a plurality of word lines 13 for commonly connecting memory cells aligned in the same row, and a protective diode region B formed in the p-well 1 to be separated from the memory cell array region A.例文帳に追加

半導体記憶装置は、Ｐ型ウェル１に形成され、複数のメモリセルが行列状に配置されたメモリセルアレイ領域Ａと、複数のメモリセルのうち同一の行に並ぶメモリセル同士を共通に接続する複数のワード線１３と、Ｐ型ウェル１にメモリセルアレイ領域Ａと分離して形成された保護ダイオード領域Ｂとを有している。 - 特許庁