The driving side N channel MOS transistor is provided with a single channel CHa developing a reverse short channel effect.例文帳に追加

駆動側のＭＯＳトランジスタ１２は、逆ショートチャネル効果を奏する単一のチャネルＣＨaを有している。 - 特許庁

An n-type cathode area 6 and a p-type short area 8 adjacent to the n-type cathode area 6 are formed on the surface layer of the n-type diffusion area 4.例文帳に追加

ｎ形拡散領域４の表面層にｎ形カソード領域６とこのｎ形カソード領域６と隣接してｐ形ショート領域８を形成する。 - 特許庁

Before the communication body, a training part, based on a short code diffusion for repeating the same pattern in each symbol length is formed, and propagation of a transmission line is measured by the training part, while setting the length of the short code as a measuring section and setting the N periods of a carrier as the time resolution of measurement.例文帳に追加

通信本体に先立ち、シンボル長毎に同一パターンを繰り返すショートコード拡散によるトレーニング部を設け、トレーニング部を用いて前記ショートコードの長さを測定区間とし搬送波のＮ周期分を測定の時間分解能にして伝送路の伝播測定を行なう。 - 特許庁

Before a communication body, a training part based on a short code diffusion for repeating the same pattern in each symbol length is formed, and the propagation of a transmission line is measured by the training part while setting the length of the short code as a measuring section and setting the N periods of a carrier as the time resolution of measurement.例文帳に追加

通信本体に先立ち、シンボル長毎に同一パターンを繰り返すショートコード拡散によるトレーニング部を設け、トレーニング部を用いて前記ショートコードの長さを測定区間とし搬送波のＮ周期分を測定の時間分解能にして伝送路の伝播測定を行なう。 - 特許庁

To ensure a drain current without an increase in leak current by controlling the short-channel effect of a semiconductor device utilizing an N-type polycrystalline silicon film as a contact plug.例文帳に追加

Ｎ型多結晶シリコン膜をコンタクトプラグに用いた半導体装置のショートチャネル効果を抑制し、リーク電流を増加させることなくドレイン電流を確保する。 - 特許庁

The heat generated from the laser 20 is dissipated through the conductive arranging board 13 and the occurrence of short circuits between the n- and p-side electrodes of the laser 20 is prevented by means of the insulating arranging board 14.例文帳に追加

半導体レーザ２０において発生した熱は導電性配設基板１３により放熱され、ｎ側電極とｐ側電極とのショートは絶縁性配設基板１４により防止される。 - 特許庁

An ohmic contact is secured by forming the electrode 20 on the n-type nitride semiconductor layer 26, and a pn junction is short-circuited by interposing the low resistance region 24 to suppress the rise of operation voltage.例文帳に追加

ｎ型窒化物系半導体層２６上に電極２０を形成することでオーミックコンタクトを確保し、低抵抗領域２４を介在させることでｐｎ接合をショートさせ、動作電圧の上昇を抑制する。 - 特許庁

The short training field may be tone-interleaved across the N transmit antennas and have an extended duration to support beam steering.例文帳に追加

ショート・トレーニング・フィールドはＮ個の送信アンテナを通してトーン・インターリーブされてもよく、かつビーム・ステアリングを支持するための拡張期間を有する。 - 特許庁

A p-type anode area 7 and an n-type short area 9 adjacent to the p-type anode area 7 are formed on the surface layer of the p-type diffusion area 5.例文帳に追加

ｐ形拡散領域５の表面層にｐ形アノード領域７とこのｐ形アノード領域７と隣接してｎ形ショート領域９を形成する。 - 特許庁

Accordingly, since the first n-type impurity region and cathode wiring are located away a short distance from each other such that they are not shorted, the increase of the parasitic resistance and the off current is suppressed.例文帳に追加

このことにより、第１のｎ型不純物領域はカソード配線とショートしない程度に僅かにずれるため、寄生抵抗およびオフ電流の上昇が抑えられる。 - 特許庁

The electrode stretches on the protective film 6, so that a P-N junction is not shorted in the forming process of an electrode which is arranged biasedly on the element surface such as the case of a blue LED.例文帳に追加

電極は、保護膜６上に延在するため、青色ＬＥＤのように素子面上偏った配置をとる電極でも作成過程でＰＮ接合間ショートが起きない。 - 特許庁

Accordingly, the n-type GaN layer 2 connected to the n-type electrode 10 and the p-type layer 7 connected to a p-type transparent electrode 8 are electrically insulated from each other as shown in (d) to prevent leakage and short, thereby improving the reliability and easily forming the upper electrode 8.例文帳に追加

したがって、（ｄ）で示すように、ｎ型電極１０に接続されるｎ型ＧａＮ層２とｐ型透明電極８に接続されるｐ型層７とは電気的に絶縁され、リークやショートを防止して信頼性を向上し、かつ上部電極８を容易に形成できる。 - 特許庁

The estrone can be bound to C terminal of the peptide for the pregnancy test reagent for sow and some substance to be a label can be bound to N terminal thereof because the short peptide having a specific amino acid sequence has binding ability to the estrone produced by the pregnant sow.例文帳に追加

特定のアミノ酸配列のショートペプチドは、妊娠豚産生エストロンに対する結合性を有するので、この豚の妊娠検査試薬用ペプチドのＣ末端にエストロンを結合させると共に、Ｎ末端に何らかの標識となる物質を結合させることが可能である。 - 特許庁

A candidate path determining circuit 153 determines phases having large correlation in short integration as candidata paths in order, assigns them to the correlators 104-4 to 104-n, and outputs a control signal for generating an operation clock based upon the assignment result to a clock generator 106.例文帳に追加

候補パス決定回路１５３は、ショート積分において相関値が高かった位相を順に候補パスとして決定し、サーチ用相関器１０４-1〜nに割り当て、クロック発生器１０６に、割り当て結果に基づく動作クロックを発生させる制御信号を出力する。 - 特許庁

To provide a CMOS device having a laminated spacer structure in which a SAC technique is applied, where a short circuit is prevented from occurring between a source and a drain, and the current drive performance of an n-channel MISFET is kept well balanced with that of a p-channel MISFET.例文帳に追加

ＳＡＣ技術を適用した積層スペーサ構造のＣＭＯＳデバイスにおいて、ソース、ドレイン間のショート等を防ぎ、さらにｎチャネルＭＩＳＦＥＴとｐチャネルＭＩＳＦＥＴとの電流駆動能力のバランスを確保する。 - 特許庁

NMOS(N-type metal oxide semiconductor) transistors 1 and 2 each have a source and a back gate that are short-circuited, and hence threshold voltages Vth1 and Vth2 of the NMOS transistors 1 and 2 respectively depend only on process fluctuations in the NMOS transistors 1 and 2 and not on process fluctuations in other elements.例文帳に追加

ＮＭＯＳトランジスタ１〜２において、ソースとバックゲートとがショートするので、閾値電圧Ｖｔｈ１〜Ｖｔｈ２はＮＭＯＳトランジスタ１〜２のプロセスばらつきだけに依存して他の素子のプロセスばらつきに依存しない。 - 特許庁

To obtain an optical semiconductor device having an electrode pad surface, whose size makes improvement of light leading-out efficiency and high efficiency of a bonding process compatible with each other, without causing troubles in that a P-N junction is shorted by alignment deviation when an electrode pattern is formed, and a manufacturing method of the device.例文帳に追加

電極パターン形成時のアラインメントずれによりＰＮ接合間がショートされるといったトラブルを起こさず、光取出効率の向上とボンディング工程の効率化を両立させる大きさの電極パッド面を持つ光半導体装置及びその製造方法を提供する。 - 特許庁

In a middle portion of a power line 3 connecting a positive-side terminal (+) of a battery 4 and the communication line 3, a capacitor 9 is connected with a ground at a position where a line length from a connecting point 6 becomes (n×λ/2+λ/4) for a wavelength λ of a high frequency signal, thereby providing a structure equivalent with a short stub.例文帳に追加

バッテリ４の正側端子（＋）と通信線３との間を接続する電力線３の途中部位において、接続点６から線路長が高周波信号の波長λについて（ｎ×λ／２＋λ／４）となる位置でグランドとの間にコンデンサ９を接続することで、ショートスタブと等価な構造をなす。 - 特許庁

A memory cell 11 of this ferroelectric memory is provided with a N channel MOS transistor 12 being a selection transistor, a ferroelectric capacitor 13, a node 14 between the selection transistor 12 and the ferroelectric capacitor 13, and a resistor 15 for short-circuiting connection of the node 14 and a plate line.例文帳に追加

本発明の強誘電体メモリのメモリセル１１は、選択トランジスタであるＮチャンネルＭＯＳトランジスタ１２、強誘電体キャパシタ１３、選択トランジスタ１２と強誘電体キャパシタ１３間のノード１４、ノード１４とプレート線ＰＬ間をショートするための抵抗１５を備えている。 - 特許庁