PSEUDO WORDとは 意味・読み方・使い方

A bit vector generating part 13 generates a bit vector showing an appearing position of each N-garm realizing a KANA word and a KATAKANA word in the pseudo document by a flag bit.例文帳に追加

ビットベクター生成部１３は、ひらがな語、タカナ語を実現可能な各Ｎ−ｇａｒｍについて各擬似文書におけるその出現位置をフラグビットで示すビットベクターを生成する。 - 特許庁

In this method, each code length decoding means is provided with a mask for masking all the bits related to all the former code words and a pseudo length decoder for performing a pseudo length decoding process before finding the real length of one word.例文帳に追加

この方法において、各コード長復号手段において、すべての前のコード語に関連するすべてのビットをマスクするマスク装置と、１つのコード語の実際の長さを見出す前に擬似長復号処理を行う擬似長復号器とを備える。 - 特許庁

When data recorded in a magnetic tape is reproduced, the pass word is input and reproduction of user data 15 is performed by skipping by the number of pseudo EOD contrasted to the pass word, so that only when the number of skip coincides with the number of the pseudo EOD 24 recorded in the magnetic tape, data recorded in the magnetic tape can be reproduced.例文帳に追加

磁気テープに記録されたデータを再生する際に、パスワードを入力し、そのパスワードに対比される擬似ＥＯＤの個数だけスキップしてユーザーデータ１５の再生を実行するので、スキップ数が磁気テープに記録された擬似ＥＯＤ２４の数に一致した場合に限って、磁気テープに記録されたデータを再生できる。 - 特許庁

The semiconductor storage has: a word line selection circuit connected to a row address signal so that a desired word line is selected according to address input; and a pseudo word line potential fixation circuit connected to the word line of the pseudo memory cell.例文帳に追加

アドレス入力に応じて所望のワード線を選択するように行アドレス信号と接続されたワード線選択回路と、疑似メモリセルのワード線に接続された疑似ワード線電位固定回路とを備え、疑似ワード線電位固定回路をワード線選択回路と同様にＮＡＮＤゲートＮＡＮＤＲ（ｉ）（ｉ＝−１〜ｍ＋２）とインバータＩＮＶＲ（ｉ）（ｉ＝−１〜ｍ＋２）で構成し、疑似ワード線電位固定回路の入力は疑似メモリセルのワード線を常に非選択となるように行アドレス信号と接続されている。 - 特許庁

To provide a hiding type rewriting 2P2N pseudo-SRAM with little power consumption by preventing the confusion of data when a plurality of word lines are simultaneously turned-on.例文帳に追加

複数のワード線を同時にオンにするときのデータの混乱を防ぎ、パワー消費量の小さな隠ぺい型再書き込み２Ｐ２Ｎ擬似ＳＲＡＭを提供すること。 - 特許庁

The pseudo voltage stored in a floating wiring capacitor of a non-selected bit selection line (108) and word selection lines (104, 106) is limited by a diode (110) and is discharged.例文帳に追加

選択されていないビット選択線(108)とワード選択線(104,106)の浮遊配線容量に蓄積する偽の電圧は、ダイオード(110)により制限されて放電される。 - 特許庁

This timer circuit 11 has an input gate 21 detecting the transition of a pseudo word line signal SWL and a delay element 22 delaying the transition of an output voltage is incorporated in the input gate 21.例文帳に追加

タイマ回路１１は、疑似ワード線信号ＳＷＬの遷移を検出する入力ゲート２１を有し、入力ゲート２１には出力電圧の遷移を遅延させる遅延要素２２が組み込まれる。 - 特許庁

On the other hand, when the operation enable-signal CS is 'L', a specific word line (e.g. WL3) is driven by a pseudo drive circuit 50, and memory cells 11i,3 are connected to the bit lines BLi, /BLi.例文帳に追加

一方、動作可能信号ＣＳが“Ｌ”のときは、擬似駆動回路５０によって特定のワード線（例えば、ＷＬ３）が駆動され、メモリセル１１_ｉ，３がビット線ＢＬｉ，／ＢＬｉに接続される。 - 特許庁