Response Latencyとは 意味・読み方・使い方

To reduce a latency associated with response to a write request and/or a read request in a storage system.例文帳に追加

ストレージシステムにおける書き込み要求および／または読み取り要求への応答待ち時間を削減する。 - 特許庁

A CPU 55 determines the number of the games in a latency period in response to the number of remaining stocks concerning the last game of a certain operation period.例文帳に追加

ＣＰＵ５５は、ある作動期間の最後のゲームにおいて、潜伏期間のゲーム数を残りのストック数に応じて決定する。 - 特許庁

Upon receiving a response message corresponding to a request message, a relay peer node transfers the response message while adding a latency between the node and the next peer node which has transmitted the response message.例文帳に追加

中継ピアノードが、要求メッセージに対応する応答メッセージを受信した際に、その応答メッセージを送信した次ピアノードとの間の遅延時間を追記して転送する。 - 特許庁

Moreover, the output driver is provided with a mode register set which stores the CSA latency information of a semiconductor memory device and the driving capabilities of the pull-up driver and the pull-down driver are varied in response to the CAS latency information.例文帳に追加

また前記出力ドライバは前記半導体メモリ装置のＣＡＳレーテンシ情報を保存するモードレジスタセットを備え、前記プルアップドライバおよび前記プルダウンドライバの駆動能力が前記ＣＡＳレーテンシ情報に応答して可変する。 - 特許庁

To shorten latency from a time when fetch response data arrive to a time when the fetch response data are sent out toward a processor at retrieving the fetch response data corresponding to a fetch request from the processor from a main storage unit, and transmitting the fetch response data to the processor.例文帳に追加

プロセッサからのフェッチ要求に対応するフェッチ応答データを主記憶装置から取り出してプロセッサに送出する場合において、フェッチ応答データが到着してからプロセッサに向けて送出されるまでのレイテンシを短縮することを目的とする。 - 特許庁

The adjustment means adjusts the response start time according to a latency time from when data is completely received by the communication means until the response start time for the data.例文帳に追加

調整手段は、通信手段によるデータの受信完了から当該データに対する応答開始時間までの待ち時間に応じて応答開始時間を補正する。 - 特許庁

A difference at a latency between V wave components of a single response to unmasked click sound and undermasked V wave components of a high-pass response to a low cut-off frequency is calculated.例文帳に追加

マスクなしクリック音単独反応におけるＶ波成分と、低カットオフ周波数ハイパス反応のマスキング不完全なＶ波成分との間の潜時の差異を計算する。 - 特許庁

The latency circuit has a clock signal generation circuit that generates multiple transfer signals and sampling clock signals corresponding to respective multiple transfer signals, and a latency signal generator that stores the read-out signal in response to at least one of the multiple sampling clock signals, and generates the latency signal in response to a transfer signal corresponding to the sampling clock signal used for storing the read-out signal.例文帳に追加

前記レイテンシ回路は複数のトランスファ信号と複数のトランスファ信号のそれぞれに対応するサンプリングクロック信号とを発生させるクロック信号発生回路及び複数のサンプリングクロック信号のうち少なくとも１つに応答して読出し信号を保存し、読出し信号を保存するのに使われたサンプリングクロック信号に対応するトランスファ信号に応答してレイテンシ信号を発生させるレイテンシ信号発生器を含む。 - 特許庁