ck itとは 意味・読み方・使い方

The second circuit 13 outputs an output signal from the first circuit 12 as it is with the CK signal being 1 and holds and outputs the output signal from the first circuit 12 at a trailing edge of the CK signal with this signal being 0.例文帳に追加

第２の回路１３は、ＣＫ信号が１である間は第１の回路１２の出力信号をそのまま出力し、ＣＫ信号が０である間は該ＣＫ信号の立ち下がり時点における第１の回路１２の出力信号を保持出力する。 - 特許庁

When a selection signal SE of the selector 2 is "1", the flip-flop 1 inputs the external input data value Din and takes it in at a leading edge of the clock CK.例文帳に追加

フリップフロップ１は、セレクタ３の選択信号ＳＥが“１”の場合、外部入力データ値Ｄinを入力し、クロックＣＫの立ち上がりエッジで取り込む。 - 特許庁

If a current communication state is a reception state, and there is a spurious signal within a channel frequency, and reception power is less than a threshold value, a PLL setting change unit 24 increases the jitter of a clock CK, and if otherwise, it sets the jitter of the clock CK to normal.例文帳に追加

ＰＬＬ設定変更部２４は、現在の通信状態が受信状態であり、チャネル周波数内にスプリアスが存在し、受信電力が閾値に満たない場合、クロックＣＫのジッタを増加させ、それ以外の場合、クロックＣＫのジッタを通常設定にする。 - 特許庁

The gray scale counter 104 can make a frequency of a clock Count-CK of the gray scale counter 104 be lower than a clock used in the gray scale counter to output a counter value of 10 bits, because it is constructed so as to obtain a counter value output of 9 bits compared to higher-order 9 bits of pixel data.例文帳に追加

階調カウンタ１０４は、画素データの上位９ビットの値と比較する９ビットのカウンタ値出力を得る構成とするようにしたため、階調カウンタ１０４のクロックCount-CKを、１０ビットのカウンタ値を出力する階調カウンタで用いるクロックよりも低周波数化することができる。 - 特許庁

The first circuit 12 outputs a signal selectively inputted by an input selector 11 as it is with a clock(CK) signal being 0, and holds and outputs a signal selectively inputted by the selector 11 at a leading edge of the CK signal with this signal being 1.例文帳に追加

第１の回路１２は、クロック（ＣＫ）信号が０である間は入力セレクタ１１により選択入力された信号をそのまま出力し、ＣＫ信号が１である間は該ＣＫ信号の立ち上がり時点における入力セレクタ１１の選択入力信号を保持出力する。 - 特許庁

A phase detector 6 detects the sampling phase of a personal computer signal that is sampled from the clock CK and generates a phase control signal when it deviates from a right phase.例文帳に追加

位相検出器６は、クロックＣＫによりサンプリングされたパソコン信号のサンプリング位相を検出し、正しい位相よりずれているときに位相制御信号を発生する。 - 特許庁

An oscillator 20 frequency-divides a fundamental clock signal Ck of a first frequency via a frequency-dividing circuit 21, and outputs it to a digital circuit 22 as a frequency-divided clock signal Ckd of a second frequency.例文帳に追加

発振器２０は、第１の周波数の基本クロック信号Ｃｋを分周回路２１を介して分周して、第２の周波数の分周クロック信号Ｃｋｄとしてデジタル回路２２に出力する。 - 特許庁

A timing signal generating section 1 generates a slot timing signal SLT with a frequency equivalent to a least common multiple of a plurality of kinds of the sapling frequencies and an instruction read clock CK with a frequency higher than it.例文帳に追加

タイミング信号発生部１は、複数種類のサンプリング周波数の最小公倍数に相当する周波数のスロットタイミング信号ＳＬＴおよびこれより高い周波数の命令読出クロックＣＫを発生する。 - 特許庁