cycle access storageとは 意味・読み方・使い方

The minimum number of memory banks for storage of the multiple copies of the given data item is selected as a function of a random cycle time and a random bank access delay of the memory banks, e.g. as an integer greater than or equal to a ratio of the random cycle time to the random bank access delay.例文帳に追加

与えられたデータ項目の複数のコピーを格納するためのメモリバンクの最小数は、それらメモリバンクのランダムサイクル時間とランダムバンクアクセス遅延の関数として、例えばランダムサイクル時間のランダムバンクアクセス遅延に対する比より大きいかこれに等しい整数として選択される。 - 特許庁

To provide a semiconductor storage device that is operated based on SRAM specifications, does not delay normal access by the influence of refresh, and can reduce a memory cycle as compared with before.例文帳に追加

ＳＲＡＭ仕様で動作し、リフレッシュの影響で通常のアクセスが遅延せず、メモリサイクルを従来よりも短縮可能な半導体記憶装置を提供する。 - 特許庁

A cache controller is provided with a way control part correspondingly to each way of a cache memory, and each way control part is provided with an access cycle storage part 151, a count value storage part 152 and a counter part 153 correspondingly to each entry in the way.例文帳に追加

キャッシュメモリのウェイ毎に対応してウェイ制御部を設け、各ウェイ制御部には、ウェイ内の各エントリに対応してアクセスサイクル数保持部１５１、カウント値保持部１５２及びカウンタ部１５３を設ける。 - 特許庁

To advance a simulation cycle by read access to a storage element during data reference to a storage element for preventing excess time consumption for speedup of logic simulation verifying a logic circuit in LSI development.例文帳に追加

ＬＳＩ開発における論理回路を検証する論理シミュレーションにおいて、記憶素子のデータ参照時に該記憶素子へのリードアクセスによってシミュレーションサイクルを進めて余分な時間を消費することを無くし、シミュレーションを高速化する。 - 特許庁

To provide a nonvolatile semiconductor storage device which is provided with; a first mode in which bit-line pairs are precharged for each cycle in which access is made to a data register; and a second mode in which bit-line pairs are precharged when access is made to a specific memory cell of the data register.例文帳に追加

データレジスタに対するアクセスのサイクルごとにビット線対をプリチャージする第１のモードと、データレジスタの特定のメモリセルに対するアクセスが行なわれたときにビット線対をプリチャージする第２のモードとを備えた不揮発性半導体記憶装置を提供する。 - 特許庁

An active non-contact information storage device (204), in an information access system, performs the carrier sense of the RF signal (f_11) of a first frequency in a first prescribed period by each prescribed cycle and performs the carrier sense of the RF signal (f_12) of a second frequency in a second prescribed period by each prescribed cycle.例文帳に追加

情報アクセス・システムにおいて、アクティブ型非接触情報記憶装置（２０４）は、 所定の周期毎の第１の所定期間に第１の周波数のＲＦ信号（ｆ_11）をキャリア・センスし、所定の周期毎の第２の所定期間に第２の周波数のＲＦ信号（ｆ_12）をキャリア・センスする。 - 特許庁

To provide a semiconductor storage device and a method for controlling the same, by which data access is accelerated and a data transfer rate is improved by reducing the refresh operation cycle using stable low-consumption current operation.例文帳に追加

安定した低消費電流動作によりリフレッシュ動作サイクルを短縮してデータアクセスの高速化やデータ転送レートの向上を図ることのできる半導体記憶装置、およびその制御方法を提供すること - 特許庁

The high-speed access controller has a bus conversion circuit 108 which is provided with an address storage part 114 for presetting a column address for the time when a CPU 101 accesses a DPRAM 107, decodes the column address set in the address storage part 114 on detecting access to a custom IC 103, reads data from the DPRAM 107 beforehand and outputs the data to an SDRAM bus after a set latency cycle.例文帳に追加

ＣＰＵ１０１がＤＰＲＡＭ１０７へアクセスする際のカラムアドレスを予め設定するアドレス記憶部１１４を有し、カスタムＩＣ１０３へのアクセスを検出するとアドレス記憶部１１４に設定されたカラムアドレスのデコードを行いＤＰＲＡＭ１０７からデータを事前に読み出し、設定されたレイテンシサイクル後にＳＤＲＡＭバスへデータを出力するバス変換回路１０８を備えた。 - 特許庁