The driving circuit 7 has a first level shifter 8a applying a pulse signal to the first electrode 25a, a second level shifter 8b applying a pulse signal to the third electrode 25b, a third level shifter 8c applying a pulse signal to the second and the fourth electrodes 26a and 26b and a microcomputer 9 controlling retardation of pulse signals output from each level shifter.例文帳に追加

駆動回路７は、第１の電極２５ａにパルス信号を印加する第１のレベルシフタ８ａと、第３の電極２５ｂにパルス信号を印加する第２のレベルシフタ８ｂと、第２の電極２６ａと第４の電極２６ｂとにパルス信号を印加する第３のレベルシフタ８ｃと、各レベルシフタから出力するパルス信号の位相差を制御するマイコン９とを有する。 - 特許庁

Further, the level shifter 3b outputs, from an output terminal OUTB, a sampling pulse with a beginning end equal to the beginning end of the pulse inputted to the input terminal IN and a terminal equal to the beginning end of the pulse inputted to the enable terminal EN.例文帳に追加

そして、レベルシフタ３ｂは、入力端子ＩＮに入力されたパルスの始端を始端とし、イネーブル端子ＥＮに入力されたパルスの始端を終端とするサンプリングパルスを出力端子ＯＵＴＢから出力する。 - 特許庁

This phase shifter is formed by, for example, causing a femtosecond pulse laser to scan while irradiating it from above the substrate.例文帳に追加

この位相シフタは、例えば、前記基板上からフェムト秒パルスレーザーを照射しつつ走査することで、形成することができる。 - 特許庁

The shifter 98 clock-controls 1-bit data or 1-word data, with respect to each clock pulse.例文帳に追加

シフタ９８は、各クロックパルスに対して１ビットのデータ又は１ワードのデータをクロック制御する。 - 特許庁

To provide a level shifter circuit which has a simple circuit constitution and converts the level of an input pulse signal of a low voltage amplitude.例文帳に追加

簡易な回路構成で、低電圧振幅の入力パルス信号をレベル変換可能なレベルシフタ回路を提供する。 - 特許庁

An output pulse of a present-stage flip-flop FF is delayed in a delay inverter circuit and inputted to an input terminal IN of a level shifter 3b.例文帳に追加

自段のフリップフロップＦＦの出力パルスを遅延用インバータ回路で遅延させてレベルシフタ３ｂの入力端子ＩＮに入力する。 - 特許庁

In a driver circuit 10 including a TOP level shifter 80 for transmitting an input signal from a driving logic 20 to a TOP driver 40, the TOP level shifter is formed as a device constituted of a pulse generating circuit 82, an UP level shifter branch 84, a DOWN level shifter branch 86, and a signal evaluation circuit 88 post-connected thereto.例文帳に追加

駆動ロジック（２０）からＴＯＰドライバ（４０）へと入力信号を伝達するためのＴＯＰレベルシフタ（８０）を有する駆動回路（１０）において、ＴＯＰレベルシフタが、パルス発生回路（８２）と、ＵＰレベルシフタブランチ（８４）及びＤＯＷＮレベルシフタブランチ（８６）と、それらに後接続されている信号評価回路（８８）から成る装置として形成されていること。 - 特許庁

Additionally, each level shifter 13 operates while the level shifter 13 at the first stage is outputting a pulse and stops the operation when the pulse output is completed, thus achieving operation only when supplying the clock signal CK to the corresponding to SR flip-flop F1 is required.例文帳に追加

さらに、各レベルシフタ１３は、前段のレベルシフタ１３がパルスを出力している間、動作し、パルス出力が終了すると動作を停止するので、対応するＳＲフリップフロップＦ１へクロック信号ＣＫを供給する必要がある場合にのみ動作できる。 - 特許庁

A shift register, a latch circuit, a decoder, a level shifter and a switch circuit select a drive pulse appropriately from the drive signal COM and deliver the selected drive pulse to the piezoelectric oscillator in a corresponding recording lock.例文帳に追加

シフトレジスタ、ラッチ回路、デコーダ、レベルシフタ、及び、スイッチ回路は、駆動信号ＣＯＭの中から駆動パルスを適宜に選択し、この選択した駆動パルスを対応する記録ブロックの圧電振動子に供給する。 - 特許庁

A level shifter 14 switches the potential of a data holding node in the latch circuit 121 based on the pulse signals B and C, each rising at rising and falling edges of an input signal A.例文帳に追加

レベルシフタ１４は、入力信号Ａの立ち上がりと立ち下がりでそれぞれ立ち上がるパルス信号Ｂ、Ｃに基づき、ラッチ回路１２１のデータ保持ノードの電位を切り替える。 - 特許庁

A shift register 49, a latch circuit 50, a level shifter 51, a switch circuit 52 and a control section 6 apply the drive pulse of the drive signal COM selectively to a corresponding piezoelectric oscillator force group.例文帳に追加

また、シフトレジスタ４９、ラッチ回路５０、レベルシフタ５１、スイッチ回路５２、及び、制御部６は、駆動信号中ＣＯＭの駆動パルスを、対応する圧電振動子力群に対して選択的に印加する。 - 特許庁

To provide a microwave phase shifter for a pulse Fourier transform electron spin resonance device wherein an output level of a microwave is not changed even when a phase is switched.例文帳に追加

位相を切り換えてもマイクロ波の出力レベルが変化しないようなパルスフーリエ変換電子スピン共鳴装置用マイクロ波移相器を提供する。 - 特許庁

Consequently, the power consumption of the level shifter 13 is reduced while the start pulse SPO is transferred from a flip-flop F2 to the flip-flop Fn_-1.例文帳に追加

したがって、前記スタートパルスＳＰＯが、フリップフロップＦ２からフリップフロップＦｎ−１までの間を転送されている間におけるレベルシフタ１３の消費電力を削減することができる。 - 特許庁

Then, by an LPPWindow producing circuit 53, a phase comparator 61, an AC phase shifter 62 and a PLL circuit 63, the phase of the wobbling pulse is fitted into the phase of the prepit and outputted as the recording or reproducing clock.例文帳に追加

そして、ＬＰＰＷｉｎｄｏｗ生成回路５３，位相比較器６１，ＡＣ位相シフタ６２及びＰＬＬ回路６３で、ウォブリングパルスの位相をプリピットの位相に合わせ込み、これを記録或いは再生クロックとして出力する。 - 特許庁

Then, an output pulse of the next-stage flip-flop FF is inputted to a reset terminal R of the present-stage flip-flop FF and also to an enable terminal EN of the level shifter 3b.例文帳に追加

次段のフリップフロップＦＦの出力パルスを、自段のフリップフロップのリセット端子Ｒと、レベルシフタ３ｂのイネーブル端子ＥＮとに入力する。 - 特許庁

The level shifter circuit 3 of the output driving circuit st1 outputs a voltage signal acquired by converting the voltage level of the pulse 61, and a voltage signal acquired by converting the voltage level of the pulse 71, from the output terminals O1 and O2, respectively.例文帳に追加

出力駆動回路ｓｔ１のレベルシフタ回路３は、パルス６１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ１から、パルス７１の電圧レベルを変換して得られる電圧信号を出力端子Ｏ２から、それぞれ出力する。 - 特許庁

The level shifter generates gate clock pulses CKV1, CKV2, and gate clock bar pulse CKVB1, CKVB2 in response to the output enable signal, and the gate clock, and generates one start pulse STVR in response to the start signal and the gate clock.例文帳に追加

レベルシフタは、出力イネーブル信号及びゲートクロックに応答してゲートクロックパルスＣＫＶ１，ＣＫＶ２及びゲートクロックバーパルスＣＫＶＢ１，ＣＫＶＢ２を生成し、開始信号及びゲートクロックに応答して１つの開始パルスＳＴＶＰを生成する。 - 特許庁

Optical pulse signals 2a introduced at a specified period are circumferentially rotated in an optical circumferential rotation circuit 3 and are shifted at a specified quantity by an optical frequency shifter 30 and are delayed for a specified time in an optical delaying section 31, which outputs the output pulse trains 35aw changing in optical frequency at a staircase form.例文帳に追加

一定周期で導入する光パルス信号２ａを光周回回路３に周回させ、光周波数シフタ３０で一定量シフトし、光遅延部３１で一定時間遅延させ、光周波数が階段状に変化する出力パルス列３５ａを出力する。 - 特許庁

A voltage controller 10 outputs a pulse width controlling command to a pulse width modulator 11 to change over a switching mode from soft switching to hard switching when a desired voltage Eo cannot be obtained by the control of a switching signal via a phase shifter 7.例文帳に追加

電圧制御器１０は、位相シフト器７を介したスイッチング信号の制御によっては所望の出力電圧Ｅｏを得られない場合に、パルス幅変調器１１に対してパルス幅制御指令を出力し、スイッチングモードをソフトスイッチングからハードスイッチングに切り換えるようにする。 - 特許庁

An optical module includes: a planar lightwave circuit; a thermo-optic phase shifter for heating the planar lightwave circuit at a prescribed position; a photodetector for detecting optical output of optical signals which have passed through the planar lightwave circuit; and a control part for performing pulse width modulation control of the thermo-optic phase shifter so that the optical output detected by the photodetector gets close to a set value.例文帳に追加

光モジュールは、平面光導波回路と、その平面光導波回路を所定位置において加熱する熱光学位相シフタと、平面光導波回路を通過した光信号の光出力を検出する光検出器と、その光検出器が検出した光出力が設定値に近づくように熱光学位相シフタをパルス幅変調制御する制御部とを備える。 - 特許庁

In the level shifter circuit 3 of an output-driving circuit st1, a pulse 61 from the NAND circuit 6 of the selector circuit 8, a pulse 71 from the NAND circuit 7 of the selector circuit 8, and a pulse Q1 from the latch circuit 21 are inputted from input terminals N1, N2, and N3, respectively.例文帳に追加

出力駆動回路ｓｔ１のレベルシフタ回路３には、選択回路８のＮＡＮＤ回路６からのパルス６１が入力端子Ｎ１から、選択回路８のＮＡＮＤ回路７からのパルス７１が入力端子Ｎ２から、ラッチ回路２１からのパルスＱ１が入力端子Ｎ３から、それぞれ入力される。 - 特許庁

A ring type optical resonator 100 permits output light pulses from the optical pulse modulator 11 to propagate in a specific optical path repeatedly and outputs them, and has an optical delay line 13, an optical amplifier 14, an optical frequency shifter 15, an optical switch 16, and a disk type variable wavelength filter 1.例文帳に追加

リング型光共振器１００は、光パルス変調器１１からの出力光パルスを所定の光路で複数回伝搬させて出力するもので、光遅延線１３，光増幅器１４，光周波数シフタ１５，光スイッチ１６、およびディスク型波長可変フィルタ１を有する。 - 特許庁

In spite of the low voltages used in the circuits, pulse resistance to noise can be achieved by making a channel length L of the transistors to be shorter than the blocks used in the power supply of V2 in a level shifter group 233 and a sampling switch group 234 so as to realize normal operations.例文帳に追加

そして、低電圧によるパルスのノイズ対策、正常動作実現に対しては、トランジスタのチャネル長Ｌをレベルシフタ群２３３、サンプリングスイッチ群２３４におけるＶ２の電源で使用されるブロックよりも短くする。 - 特許庁

A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.例文帳に追加

また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁

Light pulse signals generated by a reference frequency light source 1 and an optical switch 2 are inputted through a light frequency shifter 30 to a light circulation circuit 3, a light frequency is shifted at each circulation of the light circulation circuit 3 and thus, a pulse string 37a whose light frequency changes is outputted stepwise.例文帳に追加

基準周波数光源１および光スイッチ２により生成された光パルス信号は、光周波数シフタ３０を介して光周回回路３に入力され、光周回回路３を周回する毎に光周波数がシフトされ、これにより光周波数が階段状に変化するパルス列３７ａが出力される。 - 特許庁

When an inversion signal STB is started, a pMOS feedback switch 45 is turned off, a line selection pulse from a level shifter 32 is outputted, a nMOS non-selection switch 42 is turned off, a pMOS selection switch 41 and a pMOS detection switch 43 are turned on and output voltage Gn of an output circuit unit 31-1 rises from non-selection voltage VGL to selection voltage VGH.例文帳に追加

反転信号ＳＴＢが立ち上がると、ｐＭＯＳ帰還スイッチ４５がオフするとともに、レベルシフタ３２からの行選択バルスが出力され、ｎＭＯＳ非選択スイッチ４２がオフし、ｐＭＯＳ選択スイッチ４１とｐＭＯＳ検出用スイッチ４３がオンし、出力回路ユニット３１−１の出力電圧Ｇｎが非選択電圧ＶＧＬから選択電圧ＶＧＨへと上昇する。 - 特許庁