| 例文 |
"Parallel array"を含む例文一覧と使い方
該当件数 : 13件
PARALLEL ARRAY ARCHITECTURE FOR GRAPHICS PROCESSOR例文帳に追加
グラフィックスプロセッサの並列アレイアーキテクチャ - 特許庁
METHOD FOR CONFIRMING CONNECTION OF SOLAR BATTERY PARALLEL ARRAY例文帳に追加
太陽電池並列アレイの接続確認方法 - 特許庁
To select the order of parallel array arrangement of the differential signal output of an LVDS transceiver with a plurality of (n) channels.例文帳に追加
複数nチャンネルのLVDSトランシーバの差動信号出力のパラレルの並び順を選択可とする。 - 特許庁
The sensor array may comprise half loop (or U-shaped) sensor segments arranged in an overlapping parallel array or full loop sensor segments.例文帳に追加
センサアレイは、重複の平行アレイに配列された半ループ(またはU型)、または全ループのセンサーセグメントを含むことができる。 - 特許庁
To provide an X-ray diffraction measuring method capable of evaluating crystalline orientation of a drawn wire material, without requiring work for cutting or the like and without requiring labors and time for parallel array.例文帳に追加
切断などの加工や平行に並べたりする手間を要することなく、伸線材の結晶配向性を評価することが可能なX線回折測定方法を提供する。 - 特許庁
The protection tube 12 has a twisting part 12a which changes the parallel array direction of the plurality of optical fibers F and a bending part 12b which changes the extension direction of the plurality of optical fibers F.例文帳に追加
保護チューブ12は、複数の光ファイバFの並列方向を変化させるねじれ部12a及び複数の光ファイバFの延びる方向を変化させる曲げ部12bが形成されている。 - 特許庁
The connection terminals 41 and 42 positioned at one edges of electric lines 1 and 2 of a parallel array A are connected to a transmitting means 75 including an AC power source 78, and the connection terminals 51 and 52 positioned at the other edges are connected to a detecting means 85.例文帳に追加
並列アレイAの電線路1,2の一端に位置する接続端子41,42を交流電源78を含む発信手段75に接続し、他端に位置する接続端子51,52を検出手段85に接続する。 - 特許庁
To provide an E beam system for storing calibration data and using a hyper-parallel array of electron sources assembled by an integrated circuit technology as well as a system for each beam to control individual beams, by using the calibration data.例文帳に追加
較正データを記憶し、その較正データを使用して個々のビームを制御するための各ビーム用のシステムとともに集積回路技法によって組み立てられた電子源の超並列アレイを使用するEビーム・システムを提供することにある。 - 特許庁
As the slider 70 moves against the second housing 40 in a parallel-array direction of each first housing 10, each cam follower 21 gets engaged in turn with the cam groove 75, whereby, each first housing 10 gets insertion-coupled with the second housing 40 with a time interval.例文帳に追加
第2ハウジング40に対してスライダ70が各第1ハウジング10の並列方向に移動することにより、各カムフォロア21がカム溝75に順次係合し、それによって各第1ハウジング10が第2ハウジング40に時間差をおいて嵌合される。 - 特許庁
This system is provided with a means for detecting a water leakage position by installing parallel array electrode wires respectively crossing perpendicularly the upper and lower layers of the water impervious sheet, by applying a D.C. voltage between them to generate polarization by an electrolyte, and then by turning off the application to the electrodes to measure the depolarization speed and the depolarization amount of the electrodes.例文帳に追加
遮水シートの上層と下層にそれぞれ直交する平行配列電極線を設け、その間に直流電圧を印加して電解質による分極をさせ、次に電極の印加をOFFとしてその電極の復極速度または復極量を測定することにより漏水位置を検知する手段を備える。 - 特許庁
To solve a problem that data coherency technology and mechanism for confirming coherency of data regarding both of a vector instruction and a scaler instruction become necessary and it is necessary for minimization of software costs and it is realized using the minimum circuit structure regarding fuzzy logic, a neutral network and other parallel array compatible application.例文帳に追加
ファジー論理,ニューラル・ネットワークやその他の並行なアレイ準拠アプリケーションに関しては、ベクタ命令およびスケーラ命令の両方に関してデータのコヒーレンシを確認するデータ・コヒーレンシ技術およびメカニズムが必要になり、それにはソフトウェア経費が最小限で済み、最小限の回路構成を用いて実現できることが必要とされる。 - 特許庁
In the pendant heat exchanger tube 7 comprising a parallel array of many loop tubes, at least the innermost loop tube 10 out of the arrayed loop tubes has a lower end projected out from the other arrayed loop tube groups 3 and 4 and twisted as holding the other loop tube groups 3 and 4 in between to form wrapping tube portions 10a and 10b.例文帳に追加
【解決手段】多数本のループ管を並列に整列配置して構成される吊下げ伝熱管7において、前記整列配置したループ管のうちの少なくとも最も内側のループ管10の下端部を整列配置した他のループ管群3,4から外側へ突出させて、当該他のループ管群3,4を挟み込むように屈曲して巻きチューブ部10a,10bを設けたことを特徴とする。 - 特許庁
A parallel array architecture for a graphics processor includes: a multithreaded core array including a plurality of processing clusters, each processing cluster including at least one processing core for executing a pixel shader program that generates pixel data from coverage data; a rasterizer for generating coverage data for each of a plurality of pixels; and pixel distribution logic for distributing the coverage data from the rasterizer to one of the processing clusters in the multithreaded core array.例文帳に追加
グラフィックスプロセッサの並列アレイアーキテクチャは、複数の処理クラスタを含み、各処理クラスタがカバレッジデータから画素データを生成するピクセルシェーダープログラムを実行する少なくとも1個の処理コアを含む、マルチスレッド型コアアレイと、複数の画素のうちの1画素毎にカバレッジデータを生成するラスタライザと、ラスタライザからマルチスレッド型コアアレイ中の処理クラスタのうちの1つにカバレッジデータを配信する画素分配ロジックとを含む。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|