「"gate array"」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

METHOD FOR ERASING NON-VOLATILE MEMORY CELL OF FIELD- PROGRAMMABLE GATE ARRAY例文帳に追加

フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 - 特許庁

To provide a structure for a rewritable gate array with space saving possible.例文帳に追加

省スペース化が可能な書き換え可能ゲートアレイの構造を提供する。 - 特許庁

DATA WRITING DEVICE AND DATA WRITING METHOD FOR OPTICAL RECONSTRUCTION TYPE GATE ARRAY例文帳に追加

光再構成型ゲートアレイのデータ書込装置及びデータ書込方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT USING GATE ARRAY SYSTEM AND ITS MANUFACTURE例文帳に追加

ゲートアレイ方式の半導体集積回路装置及びその製造方法 - 特許庁

The main process is carried out by CPU and a processing memory is replaced by the memory of the CPU, so that a gate array device and a physical memory accompanying the gate array device can be eliminated.例文帳に追加

本処理をＣＰＵで行い、また、処理用メモリをＣＰＵのメモリで賄うことにより、ゲートアレイデバイスとそれに付随する物理メモリが不要となる。 - 特許庁

As a logic element, a commercial field programmable gate array can be used.例文帳に追加

論理素子として、市販のフィールドプログラマブル・ゲート・アレイを用いることが可能である。 - 特許庁

METHOD FOR STRUCTURING LOGICAL CONFIGURATION BY USING ELECTRICALLY RECONFIGURABLE GATE ARRAY例文帳に追加

電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁

ONLINE FAULT TOLERANCE OPERATION BY INCREMENTAL RESETTING OF FIELD PROGRAMMABLE GATE ARRAY例文帳に追加

フィールド・プログラマブル・ゲート・アレーのインクリメントな再設定によるオンラインフォールトトレランス作動 - 特許庁

METHOD FOR STRUCTURING LOGICAL CONFIGURATION USING ELECTRICALLY RECONFIGURABLE GATE ARRAY例文帳に追加

電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法 - 特許庁

To provide a basic cell for designing a gate array or a standard cell integrated circuit.例文帳に追加

ゲートアレイまたはスタンダードセル集積回路設計のための基本セルを提供する。 - 特許庁

The driving waveform data signals DATA1, DATA2 are serially transmitted from a gate array to a head driver 21.例文帳に追加

駆動波形データ信号DATA1,DATA2は、ゲートアレイからヘッドドライバ２１にシリアルに伝送される。 - 特許庁

To provide a lookup table circuit and a field-programmable gate array which operate fast.例文帳に追加

動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。 - 特許庁

The recording waveform data signals FIRE DATA are transmitted serially to a head driver from a gate array.例文帳に追加

ゲートアレイからヘッドドライバに対して記録波形データ信号FIRE_DATAをシリアル伝送する。 - 特許庁

To provide a field programmable gate array (FPGA) having hierarchical interconnect structure.例文帳に追加

階層型相互接続構造を有するフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を提供する。 - 特許庁

MANUFACTURING METHOD FOR EQUIVALENT FILED PROGRAMMABLE GATE ARRAY AND INTEGRATED CIRCUIT FOR STRUCTURED SPECIFICATION PURPOSE例文帳に追加

等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 - 特許庁

METHOD FOR DESIGNING INPUT SCHEMITT BUFFER CIRCUIT IN GATE ARRAY AND INPUT SCHMITT BUFFER CIRCUIT例文帳に追加

ゲートアレイに於ける入力シュミットバッファ回路の設計方法、及び入力シュミットバッファ回路 - 特許庁

ON-LINE TEST OF PROGRAMMABLE INTERCONNECTED NETWORK IN FIELD PROGRAMMABLE GATE ARRAY例文帳に追加

フィールド・プログラム可能ゲート・アレイにおけるプログラム可能な相互接続ネットワークのオンライン試験 - 特許庁

To provide an electronic device that can simply and by rewriting a field programmable gate array from a remote location.例文帳に追加

フィールドプログラマブルゲートアレイの書き換え作業が、遠隔から簡単にできるようにする。 - 特許庁

This system is provided with a network processing part, traffic managing part, host processing part, and field programmable gate array (FPGA).例文帳に追加

このシステムは、ネットワーク処理部、トラフィック管理部、ホスト処理部、ＦＰＧＡを備えている。 - 特許庁

On the master chip 1, a field programmable gate array(FPGA) circuit 50 and a switching circuit 51 are formed.例文帳に追加

親チップ１には、ＦＰＧＡ回路５０および切り換え回路５１が形成されている。 - 特許庁

The central arithmetic part 13 instructs a second function for making the gate array 14 not operate.例文帳に追加

中央演算部１３はゲートアレイ１４に動作を行わせない第２の機能を指示する。 - 特許庁

To avoid an erroneous configuration to a field programmable gate array (FPGA) of the same kind in the same device.例文帳に追加

同一装置内の同一品種のＦＰＧＡへの誤コンフィギュレーションを回避する。 - 特許庁

AWT offers digital ASIC/Gate Array and Board design services to support customers' specific requirements. 例文帳に追加

AWT は、顧客の個別ニーズにあわせたデジタルASIC/ゲートアレイと基板設計サービスを提供している。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

According to the arrangement, jitter level of a timing generator comprising a CMOS gate array can be reduced significantly.例文帳に追加

この結果、ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジッタ値が 大幅に減少する。 - 特許庁

To actualize the method for structuring a logical configuration by using the electrically reconfigurable gate array.例文帳に追加

電気的に再構成可能なゲートアレイを用いて論理構成を構築する方法を提供する。 - 特許庁

METHOD FOR USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME例文帳に追加

電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁

MANUFACTURING METHOD OF INTEGRATED CIRCUIT FOR SPECIFIC USE FOR STRUCTURING EQUIVALENT TO FIELD PROGRAMMABLE GATE ARRAY例文帳に追加

フィールドプログラマブルゲートアレイと等価な構造化特定用途向け集積回路を製造する方法 - 特許庁

METHOD USING ELECTRICALLY RECONSTITUTABLE GATE ARRAY LOGIC AND DEVICE CONSTITUTED BY THE SAME例文帳に追加

電気的に再構成可能なゲ—トアレイロジックを用いる方法及び、これによって構成される装置 - 特許庁

To reduce man-hours concerning a circuit for testing a gate array provided in a one-chip ASIC microcomputer and automatically convert test vectors for the gate array to test vectors for a semiconductor integrated circuit device.例文帳に追加

ゲート・アレイ部を備えたワンチップＡＳＩＣマイコンにおいて、ゲート・アレイ部の試験のための回路についての工数を削減し、ゲート・アレイ部のテストベクタを半導体集積回路装置のテストベクタに自動で変換する。 - 特許庁

A nonvolatile ferroelectric memory is incorporated into the same chip as a FPGA (field programmable gate array), thereby preventing stored data from flowing out and reducing a chip area.例文帳に追加

このような本発明は、非揮発性強誘電体メモリをＦＰＧＡ（Field Programmable Gate Array）と同一チップに内蔵し、格納されたデータの流出を防止することと共に、チップの面積を減少させることができるようにする。 - 特許庁

A large scale ring oscillator 2 is formed on a gate array master chip 1 using a large majority of transistors out of all the transistors in a gate array, and the ring oscillator 2 is self-oscillated to detect its generated frequency.例文帳に追加

ゲートアレイマスタチップ１上にゲートアレイの全てのトランジスタの大多数を使って大規模リングオシレータ２を形成し、大規模リングオシレータ２を自己発振させて、その発振周波数を検出する。 - 特許庁

And, this output is received at the end of gate array 20 installed outside the laser printer 1 and the input and output status of each of the I/O ports 13 of the gate array 10 is reproduced on each of exposed I/O ports 23.例文帳に追加

そして、レーザプリンタ１の外部に配置されたゲートアレイ２０側でこれを受信し、その露出した各Ｉ／Ｏポート２３に、ゲートアレイ１０の各Ｉ／Ｏポート１３の入出力状態を再現する。 - 特許庁

The integrated semiconductor circuit which is wired with a metal layer and has the dummy gate array is characterized in that a power supply circuit of the dummy gate array is provided with a switching element.例文帳に追加

メタル層で配線がなされるとともにダミーゲートアレイを有する集積半導体回路において、ダミーゲートアレイの電源回路にスイッチング素子を設けたことを特徴とする集積半導体回路を提供する。 - 特許庁

By interposing a device such as a PLD (Programmable Logic Device) or an FPGA (Field Programmable Gate Array) between the controller and the devices, the controller can easily establish the communication with the plurality of devices by one I/F.例文帳に追加

このコントローラとデバイスとの間にＰＬＤ（Programmable Logic Device）やＦＰＧＡ（Field Programmable Gate Array）等のデバイスを介する事により、コントローラからは一つのＩ／Ｆで複数のデバイスと容易に通信を確立することができる。 - 特許庁

Then a dummy cancel means 25 cancels the placement of dummy gate blocks and a gate array means 26 arrays successively the gate array blocks at all blank parts of the dummy gate blocks.例文帳に追加

ダミーゲートブロックとセルベースブロックとの間隙に隙間充填ブロックを配列してからダミーゲートブロックの配置を解除し、その空白にゲートアレイブロックを配列してから空白に隙間充填ブロックを配列する。 - 特許庁

A system LSI chip 1 has a determined circuit part 12 and undermined circuit part 11 composed of a gate array.例文帳に追加

システムＬＳＩチップ１は回路確定部１２とゲートアレイからなる回路未確定部１１を有する。 - 特許庁

Respective elements configuring the latches 1 and 2 are configured with basic cells configuring a gate array.例文帳に追加

このようなラッチ１、２を構成する各要素は、ゲートアレイを構成する基本セルを用いて構成した。 - 特許庁

Respective components composing the flip-flops 1, 2 are composed of basic cells for composing a gate array.例文帳に追加

このようなフリップフロップ１、２を構成する各要素は、ゲートアレイを構成する基本セルを用いて構成した。 - 特許庁

To provide a method for inexpensively and quickly executing the writing of configuration data in an FPGA(field programmable gate array).例文帳に追加

ＦＰＧＡへのコンフィグレーションデータの書込みを安価でかつ高速で実施する方法を提供する。 - 特許庁

According to the method, a gate array comprising firm macrocells can be manufactured efficiently while shortening the manufacturing time.例文帳に追加

これにより、ファームマクロセルを含んだゲートアレイを効率良く製造でき且つ工程期間を短縮できる。 - 特許庁

To provide a layout having the shortest wiring distance between an FPGA (Field Programmable Gate Array) pin and a peripheral circuit pin corresponding thereto.例文帳に追加

ＦＰＧＡピンをそれに対応する周辺回路ピンに最短距離で配線接続するレイアウト。 - 特許庁

To provide a test method of FPGA(field programmable gate array) using a NVM(non-volatile memory) for a programmable mutual connection body.例文帳に追加

プログラマブルな相互接続体のためのＮＶＭメモリセルを使用するＦＰＧＡのテスト方法を提供。 - 特許庁

An inspector can simply inspect the status of each of the I/O ports 13 of the gate array 10 built in the laser printer 10 by contacting a probe with each of the I/O ports 23 at the end of the gate array 20.例文帳に追加

検査員は、ゲートアレイ２０側の各Ｉ／Ｏポート２３にプローブを接触させる等することにより、レーザプリンタ１に内蔵されたゲートアレイ１０の各Ｉ／Ｏポート１３の状態を簡易に検査することができる。 - 特許庁

To reduce jitter level by stabilizing the junction temperature of a timing generator comprising a CMOS gate array.例文帳に追加

ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジャンクション温度を安定化させ、ジッタ値を減少させる。 - 特許庁