「"gate stack"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

There is provided an etch resistant liner which covers a side wall of a transistor gate stack and resides along a part of a substrate at a lower part of the transistor gate stack.例文帳に追加

トランジスタ・ゲート・スタックの側壁を覆い、トランジスタ・ゲート・スタックの下部の基板の一部分に沿ったエッチ耐性ライナを設ける。 - 特許庁

CMOS SEMICONDUCTOR DEVICE EQUIPPED WITH DOUBLE WORK FUNCTION METALLIC GATE STACK例文帳に追加

二重仕事関数金属ゲートスタックを備えるＣＭＯＳ半導体装置 - 特許庁

REGULATION OF MOSFET THRESHOLD VOLTAGE ACCOMPANYING CONTROL OF METAL GATE STACK例文帳に追加

金属ゲートスタック制御を伴うＭＯＳＦＥＴしきい値電圧調整 - 特許庁

METHOD OF PATTERNING GATE STACK OF NON-VOLATILE MEMORY WITH FORMATION OF CAPACITOR例文帳に追加

キャパシタの形成とともに不揮発性メモリのゲートスタックをパターニングするための方法 - 特許庁

In the high-performance complementary metal oxide film semiconductor (CMOS) circuit, each semiconductor unit has at least the first gate stack and the second gate stack.例文帳に追加

本発明は、各々が少なくとも第１のゲート・スタック及び第２のゲート・スタックを含有する高性能相補型金属酸化膜半導体（ＣＭＯＳ）回路に関する。 - 特許庁

To manufacture a ferroelectric nonvolatile memory transistor which requires no gate stack etching.例文帳に追加

ゲートスタックエッチングを必要としない強誘電体不揮発性メモリトランジスタを製造すること。 - 特許庁

A patterned gate stack includes a gate dielectric below a conductor having vertical sidewalls, and a dielectric layer is formed over the patterned gate stack and substrate surfaces.例文帳に追加

パターン形成されたゲート・スタックは垂直側壁を有する導体の下にゲート誘電体を含み、このパターン形成されたゲート・スタックおよび基板表面を覆って誘電体層が形成される。 - 特許庁

VERTICAL METAL-INSULATOR-METAL (MIM) CAPACITOR USING GATE STACK, GATE SPACER AND CONTACT VIA例文帳に追加

ゲート・スタック、ゲート・スペーサ及びコンタクト・ビアを用いる垂直型金属−絶縁体−金属（ＭＩＭ）キャパシタ - 特許庁

To achieve a higher-k gate stack having an extremely thin equivalent oxide film thickness on the boundary surface where an SiO_2 is not formed, in a gate stack having an HfO_2 layer as a gate insulating film.例文帳に追加

本発明は、ＨｆＯ_２層をゲート絶縁膜とするゲートスタックにおいて、界面にＳｉＯ_２層が形成されない極薄の等価酸化膜厚を持ったhigher-kゲートスタックを実現することを課題とする。 - 特許庁

The liner prevents a silicide formation of the side wall of the gate stack which generates an electric shortage, and determines a location of the silicide formation within source and drain regions inside the substrate at the lower part of the transistor gate stack.例文帳に追加

ライナは、電気的短絡を生じることがあるゲート・スタックの側壁のシリサイド形成を防ぎ、トランジスタ・ゲート・スタックの下部の基板内のソースおよびドレイン領域内のシリサイド形成の所在を決定する。 - 特許庁

A source region is formed in the semiconductor substrate in alignment with one sidewall of the gate stack, and a drain region is formed in the semiconductor substrate in alignment with the other sidewall of the gate stack.例文帳に追加

前記ゲートスタックの一側壁にアラインされて、前記半導体基板にソース領域が形成されており、前記ゲートスタックの他側壁にアラインされて、前記半導体基板にドレイン領域が形成されている。 - 特許庁

This ferroelectric memory transistor comprises a substrate including a source region, a gate region and a drain region, a gate stack arranged on the gate region, passivation oxide layers arranged on the substrate and the gate stack, and metallized parts for having each contact with the source/drain regions and the gate stack.例文帳に追加

本発明による強誘電体メモリトランジスタは、ソース領域、ゲート領域およびドレイン領域を有する基板と、ゲート領域上に位置するゲートスタックと、基板とゲートスタック上に位置するパッシベーション酸化物層と、ソース領域、ドレイン領域およびゲートスタックそれぞれへのコンタクトを形成するためのメタライゼーションとを備える。 - 特許庁

A second gate stack 109'' of the second MOSFET is formed on the III-V layer in the second region.例文帳に追加

第２ＭＯＳＦＥＴの第２ゲートスタック１０９’は第２領域のＩＩＩ−Ｖ層の上に形成される。 - 特許庁

To provide a MOS transistor having a gate stack of a high dielectric constant and proper boundary characteristics.例文帳に追加

高誘電率であるとともに界面特性が良好なゲートスタックを有するＭＯＳトランジスタを提供する。 - 特許庁

To provide a method of forming a thin silicon germanium conducting channel under the gate stack of a semiconductor device.例文帳に追加

半導体デバイスのゲートスタックの下部に薄いシリコンゲルマニウム伝導チャネルを形成する方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device having a gate stack of a gate dielectric layer and a gate electrode on a semiconductor substrate, wherein the V_T value of the gate stack can be easily adjusted.例文帳に追加

本発明は、半導体基板上にゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法であって、ゲートスタックのＶ_Ｔ値を容易に調整することができる方法を提供する。 - 特許庁

A stripe-shaped gate stack and a gate spacer are made on a semiconductor substrate, and a stripe-shaped bit line stack and a bit line spacer insulated with a first interlayer dielectric and crossed with this gate stack are made.例文帳に追加

半導体基板上にストライプ状のゲートスタック及びゲートスペーサを形成し、このゲートスタックと交差されて第１層間絶縁膜により絶縁されるストライプ状のビットラインスタック及びビットラインスペーサを形成する。 - 特許庁

A gate stack is formed on a semiconductor substrate 100 where an element isolation film 102 is formed, and an insulating film used for the formation of a gate spacer 110' is formed over the entire surface of the semiconductor substrate, where the gate stack has been formed.例文帳に追加

素子分離膜１０２の形成された半導体基板１００にゲートスタックを形成し、ゲートスタックの形成された半導体基板の全面にゲートスペーサ１１０’形成のための絶縁膜を形成する。 - 特許庁

To provide a CMOS circuit which includes an n-FET gate stack having a gate dielectric and a metal gate conductor, and a p-FET gate stack having a gate dielectric layer and a silicon-containing gate conductor.例文帳に追加

ゲート誘電体及び金属ゲート導体を有するｎ−ＦＥＴゲート・スタックと、ゲート誘電体層及びシリコン含有ゲート導体を有するｐ−ＦＥＴゲート・スタックとを含むＣＭＯＳ回路を提供する。 - 特許庁

To provide a semiconductor device having a high-k film/Ge gate stack structure with satisfactory electric properties.例文帳に追加

電気的性質が良好なｈｉｇｈ−ｋ膜／Ｇｅゲートスタック構造を有する半導体装置を提供する。 - 特許庁

The work function of the gate electrode in the gate stack may be about 5 eV or higher in some embodiments.例文帳に追加

ゲートスタックのゲート電極の仕事関数は、いくつかの実施形態において約５ｅＶ又はそれ以上であってもよい。 - 特許庁

A first gate stack 109 of the first MOSFET is formed on the exposed semiconductor layer in the first region.例文帳に追加

第１ＭＯＳＦＥＴの第１ゲートスタック１０９は第１領域の露出した半導体層上に形成される。 - 特許庁

USE OF F-BASED GATE ETCH TO PASSIVATE HIGH-K/METAL GATE STACK FOR DEEP SUBMICRON TRANSISTOR TECHNOLOGY例文帳に追加

ディープサブミクロントランジスタ技術用のｈｉｇｈ−ｋ／金属ゲートスタックをパッシベートするためのＦベースのゲートエッチングの使用 - 特許庁

A semiconductor structure is provided that includes an asymmetric gate stack located on a surface of high-k gate dielectric.例文帳に追加

高ｋゲート誘電体の表面上に配置された非対称型ゲート・スタックを含む半構造体が提供される。 - 特許庁

The doping method includes a process for patterning a fin in a substrate, a step for depositing a gate stack, and a process for doping the fin.例文帳に追加

ドーピング方法は、フィンを基板にパターニングする工程と、ゲートスタックを堆積する工程と、フィンをドーピングする工程を含む。 - 特許庁

A drive circuit in N-channel metallic oxide film semiconductor(NMOS) includes a boost gate stack formed on a substrate and having source and drain formed in low density N-type implantation step, and an N-drive circuit joined with the boost gate stack.例文帳に追加

Ｎチャネル金属酸化膜半導体（ＮＭＯＳ）ドライブ回路（およびそれを作る方法）は、基板に形成された、低濃度Ｎ型打込みで形成されたソースおよびドレインを有するブースト・ゲート・スタック、およびそのブースト・ゲート・スタックに結合されたＮドライブ回路を含む。 - 特許庁

The dual workfunction semiconductor device comprises a first transistor comprising a first gate stack 111 having a first effective workfunction, and a second transistor comprising a second gate stack 112 having a second effective workfunction being different from the first effective workfunction.例文帳に追加

二重仕事関数半導体デバイスは、第１実効仕事関数を有する第１ゲートスタック１１１を含む第１トランジスタと、第１実効仕事関数とは異なる第２実効仕事関数を有する第２ゲートスタック１１２を含む第２トランジスタとを備える。 - 特許庁

The asymmetric gate stack includes a first portion and a second portion, wherein the first portion has a different threshold voltage than the second portion.例文帳に追加

非対称型ゲート・スタックは、第１の部分と第２の部分とを含み、第１の部分は、第２の部分とは異なる閾値電圧を有する。 - 特許庁

In the method of forming the silicon germanium conducting channel 18 under the gate stack 6 of the semiconductor device, comprises the steps of forming a gate stack 6 on a silicon film on an insulating film, growing a silicon germanium film on the silicon film, and forming a silicon germanium conducting channel 18 between the gate stack 6 and the insulating film 2 by heating a semiconductor device and diffusing germanium in the silicon film.例文帳に追加

本発明は、半導体デバイスのゲートスタック６の下方にシリコンゲルマニウム伝導チャネル１８を形成する方法において、ゲートスタック６を絶縁膜上のシリコン膜の上に形成し、シリコン膜上にシリコンゲルマニウム膜を成長させ、半導体デバイスを加熱して、ゲルマニウムをシリコン膜中に拡散させ、シリコンゲルマニウム伝導チャネル１８をゲートスタック６と絶縁膜２との間に形成する工程を有する方法を提供する。 - 特許庁

The floating gate of the gate stack has both side surfaces that are wave-shaped in the channel length direction to improve the coupling ratio.例文帳に追加

前記ゲートスタックのうち、前記フローティングゲートは、両側面がチャンネル長手方向にウェーブ状に形成されて、カップリング比を向上させる。 - 特許庁

A first gate stack is formed in the first transistor region, while the lower electrode of a capacitor is formed in the capacitor region.例文帳に追加

次に、前記第１トランジスタ領域に第１ゲートスタックを形成し、同時に前記キャパシタ領域にキャパシタの下部電極を形成する。 - 特許庁

The first portion of the asymmetric gate stack includes, from bottom to top, a threshold voltage adjusting material and at least a first conductive spacer, while the second portion of the asymmetric gate stack includes at least a second conductive spacer over the gate dielectric.例文帳に追加

本発明の非対称型ゲート・スタックの第１の部分は、下から上に、閾値電圧調整材料及び少なくとも第１の導電性スペーサを含み、本発明の非対称型ゲート・スタックの第２の部分は、ゲート誘電体の上の少なくとも第２の導電性スペーサを含む。 - 特許庁

To adjust a threshold value of a complementary transistor having a gate stack structure of a high dielectric constant gate insulating film and a metal gate electrode using a simple procedure.例文帳に追加

簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整する。 - 特許庁

Then, a bonding structure comprising at least the high k dielectric material of the gate stack is formed by joining the primary planes of the first and the second structures.例文帳に追加

次に、第１及び第２の構造体の主面同士を接合して、ゲート・スタックの高ｋ誘電材料を少なくとも含む接合構造体を形成する。 - 特許庁

The step for doping the fin is carried out by depositing a blocking mask material at least on the top surface of the fin after patterning the gate stack.例文帳に追加

フィンのドーピング工程は、ゲートスタックのパターニング工程後に、少なくともフィンの上面にブロッキングマスク材料を堆積する工程により行われる。 - 特許庁

To provide a dual gate MOSFET having a metal gate stack, and further a method for setting a threshold voltage in such a MOSFET.例文帳に追加

金属ゲートスタックを有するデュアルゲートＭＯＳＦＥＴを提供し、さらに、このようなＭＯＳＦＥＴにおけるしきい値電圧を設定する方法を提供すること。 - 特許庁

To provide a nonvolatile memory device and the manufacturing method of the same capable of changing a side surface distance without complicating a process and capable of thinning a spacer for a gate stack side wall.例文帳に追加

プロセスを複雑化せずに側面間隔を変更でき、ゲートスタック側壁のスペーサを薄くできる不揮発性メモリ装置及び製造方法を提供すること。 - 特許庁

Next, the upper electrode of the capacitor is formed on a dielectric film, interposed on the lower electrode while a second gate stack is formed in the second transistor region.例文帳に追加

次に、前記キャパシタの下部電極上に誘電体膜を介在したキャパシタの上部電極を形成し、同時に前記第２トランジスタ領域に第２ゲートスタックを形成する。 - 特許庁

There is provided the method of forming a gate stack for a semiconductor electron device using the wafer bonding of at least one structure containing a high k dielectric material.例文帳に追加

高ｋ誘電材料を含む少なくとも１つの構造体のウェハ接合を利用して、半導体電子デバイスのためのゲート・スタックを形成する方法が提供される。 - 特許庁

To provide a technique for forming a gate stack partially at least on a semiconductor substrate which makes it possible to use various gate materials without sacrificing device performance.例文帳に追加

デバイス性能を犠牲にすることなく様々なゲート材料の使用を可能にする、半導体基板上に少なくとも部分的にゲート・スタックを作るための技術を提供する。 - 特許庁

A nonvolatile semiconductor memory device comprises a gate stack which has a tunnel oxide film, a floating gate, an interlayer insulating film, and a control gate sequentially formed on a semiconductor substrate.例文帳に追加

半導体基板上にトンネル酸化膜、フローティングゲート、層間絶縁膜及びコントロールゲートが順次に形成されたゲートスタックを含む不揮発性半導体メモリ素子である。 - 特許庁

To provide a method of patterning a non-volatile memory gate capable of forming a gate-stack of NVM on a semiconductor substrate having the NVM region and a non-NVM region arranged so as not to overlap with the NVM region.例文帳に追加

不揮発性メモリ（ＮＶＭ）領域及び前記ＮＶＭ領域と重ならないよう非ＮＶＭ領域を有する半導体基板の上にＮＶＭのゲートスタックを形成する。 - 特許庁

To provide a memory cell design and a method for storing information including use of a transistor having a source, a drain, a channel, a gate oxide, a gate electrode and a modifiable gate stack layer.例文帳に追加

ソース、ドレイン、チャネル、ゲート酸化物、ゲート電極、および修正可能なゲートスタック層を備えたトランジスタの使用を含む、情報を記憶するためのメモリセル設計および方法を提供する。 - 特許庁

A PSG oxide is deposited on the exposed surface of the substrate 42 to a thickness of about 10-40 nm by the CVD method and an FE gate stack having a width L2 (L2≥L1+2δ) is formed on the gate area.例文帳に追加

露出基板上に厚さ約１０〜４０ｎｍのＰＳＧ酸化物をＣＶＤ法で堆積し、ゲート領域上に幅Ｌ２（Ｌ２＞Ｌ１＋２δ）のＦＥゲートスタックを形成する。 - 特許庁

The on-resistance of the transistor is changed by causing a non-charge-storage based physical change in the modifiable gate stack layer, to store information.例文帳に追加

修正可能なゲートスタック層内において、トランジスタのオン抵抗は、電荷蓄積に基づかない物理的変化を生じさせることによって変化し、これによって情報が記憶される。 - 特許庁